• 한국정보통신학회논문지
• /
• 제18권5호
• /
• pp.1143-1148
• /
• 2014

본 연구에서는 비대칭 이중게이트 MOSFET의 채널 내 도핑분포함수의 변화에 따른 문턱전압이하 스윙의 변화를 분석하였다. 이중게이트 MOSFET의 특성을 결정하는 가장 기본적인 요소는 채널의 크기 즉, 채널길이, 채널두께 등과 채널의 도핑분포함수이다. 도핑분포는 채널도핑 시 사용하는 이온주입법에 의하여 결정되며 일반적으로 가우스분포함수에 준한다고 알려져 있다. 포아송방정식을 이용하여 전하분포를 구하기 위하여 가우스분포함수을 이용하였다. 가우스분포함수는 반드시 상하 대칭이 아니므로 채널길이 및 채널두께, 그리고 비대칭 이중게이트 MOSFET의 상하단 게이트 전압 변화 등에 따라 문턱전압이하 스윙 값은 크게 변화할 것이다. 이에 본 연구에서는 가우스분포함수의 파라미터인 이온주입범위 및 분포편차에 따른 문턱전압이하 스윙의 변화를 관찰하고자 한다. 분석결과, 문턱전압이하 스윙은 도핑분포함수 및 게이트 전압 등에 따라 크게 영향을 받는 것을 관찰할 수 있었다.

• 한국정보통신학회논문지
• /
• 제15권8호
• /
• pp.1764-1770
• /
• 2011

본 연구에서는 이중게이트 MOSFET의 채널내 도핑분포에 따른 문턱전압이하 스윙을 분석하였다. DGMOSFET는 차세대 나노소자로서 단채널효과를 감소시킬 수 있다는 장점 때문에 많은 연구가 진행 중에 있다. 문턱전압이하 스윙특성의 저하는 중요한 단채널 효과로서 디지털소자응용에서 매우 심각한 영향을 미치고 있다. 이러한 문턱 전압이하 스윙특성의 저하를 이중게이트(Double Gate; DG) MOSFET의 구조적 파라미터 및 채널 내 도핑분포함수의 변화에 따라 분석하고자 한다. 이를 위하여 가우시안 분포함수를 이용하여 포아송방정식의 해석학적 모델을 유도하였다. 본 논문에서 사용한 해석학적 포아송방정식의 전위분포모델 및 문턱전압이하 스윙모델의 타당성을 입증하기 위하여 수치해석학적 결과값과 비교하였으며 이 모델을 이용하여 이중게이트 MOSFET의 문턱전압이하 스윙을 분석하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.865-868
• /
• 2006

본 연구에서는 20nm이하 채널길이를 가진 이중게이트 FinFET에 대하여 문턱전압이하에서 서브문턱스윙을 분석하였다. 분석을 위하여 분석학적 전류모델을 개발하였으며 열방사 전류 및 터널링 전류를 포함하였다. 열방사전류는 포아슨방정식에 의하여 구한 포텐셜분포 및 맥스월-볼쯔만통계를 이용한 캐리어분포를 이용하여 구하였으며 터널링전류는 WKB(Wentzel-framers-Brillouin)근사를 이용하였다. 이 두 모델은 상호 독립적이므로 각각 전류를 구해 더함으로써 차단전류를 구하였다. 본 연구에서 제시한 모델을 이용하여 구한 서브문턱스윙값이 이차원시뮬레이션값과 비교되었으며 잘 일치함을 알 수 있었다. 분석 결과 10nm이하에서 특히 터널링의 영향이 증가하여 서브문턱스윙특성이 매우 저하됨을 알 수 있었다 이러한 단채널현상을 감소시키기 위하여 채널두께 및 게이트산화막의 두께를 가능한한 않게 제작하여야함을 알았으며 이를 위한 산화공정개발이 중요하다고 사료된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 춘계학술대회
• /
• pp.450-452
• /
• 2016

2차원 TCAD 시뮬레이션을 이용하여 L-shaped 터널링 전계효과 트랜지스터(Tunnel Field-Effect Transistor; TFET)의 도핑농도에 따른 효과를 조사했다. 소스 도핑이 $10^{20}cm^{-3}$ 이상에서 subthreshold swing (SS)이 가장 낮고, 드레인 도핑농도는 $10^{18}cm^{-3}$이하로 하는 것이 음전압에 생기는 누설전류를 막을 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 춘계학술대회
• /
• pp.166-168
• /
• 2016

이 논문은 포켓 구조 터널링 전계효과 트랜지스터의 구조에 대한 여러 가지 조건을 소개한다. 포켓의 길이는 길어질수록 $I_{on}$이 더 증가하고, 포켓의 두께는 감소할수록 $I_{on}$이 증가하고, 3nm 보다 얇아질 때 SS는 증가한다. 게이트 절연체는 고유전율 물질을 사용하는 것이 적절하다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 추계학술대회
• /
• pp.616-618
• /
• 2016

TCAD 시뮬레이션을 이용하여 터널링 전계효과 트랜지스터(Tunnel Field-Effect Transistor; TFET) 구조에 따른 특성을 조사하였다. Single-Gate TFET, Double-Gate TFET, Pocket TFET, L-shaped TFET 구조 중에서 Pocket TFET와 L-shaped TFET이 on-current와 subthreshold swing에서 가장 좋은 성능을 보였다. 본 논문은 터널링 전계효과 트랜지스터의 새로운 구조에 대한 가이드라인을 제시하고자 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.681-684
• /
• 2011

본 연구에서는 가우스 함수를 이용한 포아송방정식으로부터 DGMOSFET에서 채널내 전위와 전하분포의 관계를 유도하고자 한다. 이때 가우스 함수의 변수인 이온주입범위 및 분포편차에 대하여 문턱전압이하 스윙의 변화를 관찰하고자 한다. 포아송방정식으로부터 해석학적 전위분포 모델을 구하였으며 이를 이용하여 문턱전압이하 스윙값을 구하였다. 문턱전압이하 스윙은 게이트전압에 대한 드레인전류의 변화를 나타내고 이론적으론 최소값 60mV/dec을 나타내며 디지털소자응용에 매우 중요한 요소이다. 본 연구의 모델이 타당하다는 것을 입증하기 위하여 포텐셜 분포값을 수치해석학적 값과 비교하였다. 결과적으로 본 연구에서 제시한 포텐셜모델이 수치해석학적 시뮬레이션모델과 매우 잘 일치하였으며 가우스 함수의 형태에 따라 문턱전압이하 스윙을 분석하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.887-890
• /
• 2005

DGMOSFET는 CMOS 스케일링의 확장 및 단채널 효과를 보다 효과적으로 제어할 수 있는 유망란 소자이다. 특히 20nm이하의 도핑되지 않은 Si 채널에서 단채널 효과를 제어하는데 가장 효과적이다. 본 논문에서는 DGMOSFET의 해석학적 전송모델을 제시할 것이다. 단채널 효과를 해석학적으로 분석하기 위해 Subthreshold Swing(SS), 그리고 문턱전압 roll-off(${\Delta}V_{th}$) 등을 이용하였다. 여기서 제시된 모델은 이온방출효과와 source-drain 장벽을 통해 캐리어들의 양자 터널링을 포함하여 해석할 것이다. 여기서 제시된 모델은 gate길이, 채널두께, 게이트 산화막 두께 등을 설계하는데 이용할 것이다.

• 한국정보통신학회논문지
• /
• 제9권4호
• /
• pp.804-810
• /
• 2005

이 연구에서는 더블게이트 MOSFET(DGMOSFET)에 대한 해석학적 서브문턱스윙(Subthreshold swing; SS) 모델을 제시하였다. 이 모델에서는 기존에 사용되었던 근사모델보다 채널길이, 채널두께가 10nm정도로 매우 작을 때에 더 정확한 결과를 유도할 수 있다. 본 연구에서 제시한 모델의 타당성을 증명하기 위하여 계산결과를 Medici 시뮬레이션 결과와 비교하였으며 잘 일치함을 관찰하였다. 본 연구에서 제시한 모델을 사용하여 DGMOSFET 설계시 중요한 채널길이, 채널두께 그리고 게이트 산화막의 두께 등의 요소 변화에 대한 SS의 변화를 관찰하였다. 관찰 결과 제시한 모델은 나노급 DGMOSFET소자 설계시 유용한 자료를 공급 할 것이다. 각 요소중 채널길이와 채널두께의 비는 작을수록 SS값이 향상됨을 알 수 있었으며 특히 산화막 두께가 작을 때 SS값은 현저히 작아지는 것을 알 수 있었다. 또한 나노급 DGMOSFET소자 설계를 가능하게 하기 위하여 유전율이 큰 게이트 유전체 재료가 개발되어야 할 것이다.

• 한국전기전자재료학회논문지
• /
• 제35권3호
• /
• pp.255-263
• /
• 2022

The subthreshold swing (SS) of an asymmetric junctionless double gate (AJLDG) MOSFET is analyzed by the use of Gaussian function. In the asymmetric structure, the thickness of the top/bottom oxide film and the flat-band voltages of top gate (V_fbf) and bottom gate (V_fbb) could be made differently, so the change in the SS for these factors is analyzed with the projected range and standard projected deviation which are parameters for the Gaussian function. An analytical subthreshold swing model is presented from the Poisson's equation, and it is shown that this model is in a good agreement with the numerical model. As a result, the SS changes linearly according to the geometric mean of the top and bottom oxide film thicknesses, and if the projected range is less than half of the silicon thickness, the SS decreases as the top gate oxide film is smaller. Conversely, if the projected range is bigger than a half of the silicon thickness, the SS decreases as the bottom gate oxide film is smaller. In addition, the SS decreases as V_fbb-V_fbf increases when the projected range is near the top gate, and the SS decreases as V_fbb-V_fbf decreases when the projected range is near the bottom gate. It is necessary that one should pay attention to the selection of the top/bottom oxide thickness and the gate metal in order to reduce the SS when designing an AJLDG MOSFET.