• 제목/요약/키워드: power MOSFET

검색결과 635건 처리시간 0.027초

P-pillar 식각 각도에 따른 Super Junction MOSFET의 전기적 특성 분석에 관한 연구 (Electrical Characteristics of Super Junction MOSFET According to Trench Etch Angle of P-pillar)

  • 강이구
    • 한국전기전자재료학회논문지
    • /
    • 제27권8호
    • /
    • pp.497-500
    • /
    • 2014
  • In this paper, we analyze electrical characteristics of n/p-pillar layer according to trench angle which is the most important characteristics of SJ MOSFET and core process. Because research target is 600 V class SJ MOSFET, so conclusively trench angle deduced 89.5 degree to implement the breakdown voltage 750 V with 30% margin rate. we found that on resistance is $22mohm{\cdot}cm^2$ and threshold voltage is 3.5 V. Moreover, depletion layer of electric field distribution also uniformly distributes.

Trench Power MOSFET의 최소 on 저항을 위한 cell spacing의 계산 (Calculation of Optimum Cell Spacing for Minimum On-resistance of Trench Power MOSFET)

  • 홍지훈;정상구;최연익
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2002년도 추계학술대회 논문집 전기물성,응용부문
    • /
    • pp.13-15
    • /
    • 2002
  • The trench MOSFET structure is characterized by reduced on-resistance due to elimination of $R_{JFET}$ and high packing density. An analytical calculation of Ron as the sum of $R_{ch}$ and $R_{epi}$ has been reported previously for the trench MOSFET structure. However, the accumulation layer resistance may not be neglected for Trench MOSFET especially for a relatively large value of the cell spacing, where a major contribution to Ron comes from Ra as the simulation results in this paper shows.

  • PDF

전류연속모드 토템폴 부스트 역률보상회로에서의 SiC MOSFET 적용 연구 (A Feasibility Study on CCM Totem-pole Boost Bridgeless Power Factor Correction Converters using SiC MOSFET)

  • 김동현;최성진;이홍희;장바울
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2016년도 추계학술대회 논문집
    • /
    • pp.147-148
    • /
    • 2016
  • 토템폴 구조는 브리지리스 부스트 역률보상회로 중에서도 저손실, 고효율, 저비용 그리고 낮은 전도 EMI의 특징으로 인해 많이 사용된다. 토템폴 구조의 역률보상 회로는 내부 다이오드의 역회복 문제로 인해 Si MOSFET을 이용한 전류연속모드 구동할 수 없어 전류 불연속 모드 혹은 임계 도통 모드로 동작시키는 것이 통상적이다. 본 논문에서는 역회복 문제를 해결해 전류연속모드 구동하기 위해 기존 Si MOSFET보다 낮은 역회복 전하(Qrr)와 역회복 시간(Trr)를 가지는 SiC MOSFET을 이용하여 토템폴 역률 보상 회로를 구현하고 이를 시뮬레이션과 실험을 통해 검증했다.

  • PDF

온-저항 특성 향상을 위한 게이트 패드 구조에 관한 연구 (Characteristic of On-resistance Improvement with Gate Pad Structure)

  • 강예환;유원영;김우택;박태수;정은식;양창헌
    • 한국전기전자재료학회논문지
    • /
    • 제28권4호
    • /
    • pp.218-221
    • /
    • 2015
  • Power MOSFETs (metal oxide semiconductor field effect transistor) operate as energy control semiconductor switches. In order to reduce energy loss of the device during switch-on state, it is essential to increase its conductance. In this study we have investigated a structure to reduce the on-resistance characteristics of the MOSFET. We have a proposed MOSFET structure of active cells region buried under the gate pad. The measurement are carried out with a EDS to analyze electrical characteristics, and the proposed MOSFET are compared with the conventional MOSFET. The result of proposed MOSFET was 1.68[${\Omega}$], showing 10% improvement compared to the conventional MOSFET at 700[V].

3.3kV SiC MOSFET 설계 및 제작을 위한 JFET 및 FLR 최적화 연구 (A Study on JFET and FLR Optimization for the Design and Fabrication of 3.3kV SiC MOSFET)

  • 강예환;이현우;구상모
    • 반도체디스플레이기술학회지
    • /
    • 제22권3호
    • /
    • pp.155-160
    • /
    • 2023
  • The potential performance benefits of Silicon Carbide(SiC) MOSFETs in high power, high frequency power switching applications have been well established over the past 20 years. In the past few years, SiC MOSFET offerings have been announced by suppliers as die, discrete, module and system level products. In high-voltage SiC vertical devices, major design concerns is the edge termination and cell pitch design Field Limiting Rings(FLR) based structures are commonly used in the edge termination approaches. This study presents a comprehensive analysis of the impact of variation of FLR and JFET region on the performance of a 3.3 kV SiC MOSFET during. The improvement in MOSFET reverse bias by optimizing the field ring design and its influence on the nominal operating performance is evaluated. And, manufacturability of the optimization of the JFET region of the SiC MOSFET was also examined by investigating full-map electrical characteristics.

  • PDF

새로운 트렌치 게이트 MOSFET 제조 공정기술 및 특성 (A New Manufacturing Technology and Characteristics of Trench Gate MOSFET)

  • 백종무;조문택;나승권
    • 한국항행학회논문지
    • /
    • 제18권4호
    • /
    • pp.364-370
    • /
    • 2014
  • 본 논문에서는 트렌치 게이트 MOSFET에 적용을 위한 고 신뢰성을 갖는 트렌치 형성기술과 고품격의 제조기술을 제안하였다. 이는 향후 전력용 MOSFET 에 널리 적용이 가능하다. 트렌치 구조는 DMOSFET에서 셀 피치크기를 줄여서 Ron 특성을 개선하거나 대다수 전력용 IC에서 전력용 소자를 다른 CMOS(Complementary Metal Oxide Semiconductor) 소자로부터 독립시킬 목적으로 채용된다. 마스크 레이어를 사용하여 자기정렬기술과 산화막 스페이서가 채용된 고밀도 트렌치 MOSFET를 제작하기 위한 새로운 공정방법을 구현하였다. 이 기술은 공정 스텝수를 감소시키고 트렌치 폭과 소오스, p-body 영역을 감소시킴으로써 결과적으로 셀 밀도와 전류 구동성능을 증가시키며 온 저항의 감소를 가져왔다.

500 V 급 Planar Power MOSFET의 P 베이스 농도 변화에 따른 설계 및 특성 향상에 관한 연구 (A Study About Design and Characteristic Improvement According to P-base Concentration Charge of 500 V Planar Power MOSFET)

  • 김권제;강예환;권영수
    • 한국전기전자재료학회논문지
    • /
    • 제26권4호
    • /
    • pp.284-288
    • /
    • 2013
  • Power MOSFETs(Metal Oxide Semiconductor Field Effect Transistor) operate as energy control semiconductor switches. In order to reduce energy loss of the device during switch-on state, it is essential to increase its conductance. We have experimental results and explanations on the doping profile dependence of the electrical behavior of the vertical MOSFET. The device is fabricated as $8.25{\mu}m$ cell pitch and $4.25{\mu}m$ gate width. The performances of device with various p base doping concentration are compared at Vth from 1.77 V to 4.13 V. Also the effect of the cell structure on the on-resistance and breakdown voltage of the device are analyzed. The simulation results suggest that the device optimized for various applications can be further optimized at power device.

유도 가열 시스템에서 SiC MOSFET과 GaN Transistor의 성능 비교를 통한 소자 적합성 분석 (Device Suitability Analysis by Comparing Performance of SiC MOSFET and GaN Transistor in Induction Heating System)

  • 차광형;주창태;민성수;김래영
    • 전력전자학회논문지
    • /
    • 제25권3호
    • /
    • pp.204-212
    • /
    • 2020
  • In this study, device suitability analysis is performed by comparing the performance of SiC MOSFET and GaN Transistor, which are WBG power semiconductor devices in the induction heating (IH) system. WBG devices have the advantages of low conduction resistance, switching losses, and fast switching due to their excellent physical properties, which can achieve high output power and efficiency in IH systems. In this study, SiC and GaN are applied to a general half-bridge series resonant converter topology to compare the conduction loss, switching loss, reverse conduction loss, and thermal performance of the device in consideration of device characteristics and circuit conditions. On this basis, device suitability in the IH system is analyzed. A half-bridge series resonant converter prototype using the SiC and GaN of a 650-V rating is constructed to verify device suitability through performance comparison and verified through an experimental comparison of power loss and thermal performance.

에너지 획득을 위한 AC/DC 공진형 펄스 컨버터의 연구 (Study of AC/DC Resonant Pulse Converter for Energy Harvesting)

  • ;정교범
    • 전력전자학회논문지
    • /
    • 제10권3호
    • /
    • pp.274-281
    • /
    • 2005
  • 압전소자를 에너지원으로 사용하여 자립형 전기전자시스템에 에너지를 공급하는 에너지 획득(Harvesting) 개념의 구현을 위하여, 새로운 AC/DC 공진형 펄스 컨버터를 제안한다. 컨버터는 정류기와 DC 컨버터의 2단계로 구성되었으며, AC/DC 변환을 위한 정류기는 MOSFET의 3상한 동작 특성을 이용하여 구현하고, N형 및 P형 MOSFETs을 사용하여 DC/DC 부스트 컨버터를 구현하였다. 제안된 컨버터 시스템의 동작원리 및 동작모드를 스위칭 소자의 기생캐패시턴스를 고려하여 해석하고, 시뮬레이션을 통하여 해석결과를 검증하였다. CMOS IC 칩으로 제작된 본 시스템의 실험 결과는 수십 uW 용량에서 에너지 획득 개념의 구현 가능성을 제시하였다.