• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1994년도 추계학술대회 논문집
• /
• pp.210-215
• /
• 1994

In the CMOS device, Counter doping is needed to adjust threshold voltage because of the difference between n-MOSFET and p-MOSFET well doping concentration when n+ polysilicon gate is used. Therefore buried channel is formed in the p-channel MOSFET degrading properties. So well doping concentration and doping condition should be considered in fabrication process and device design. Here we are to extract the initial process condition using simulation and fabricate p-MOSFET device and then compare the subthreshold characteristics of simulated and fabricated device.

• 센서학회지
• /
• 제8권5호
• /
• pp.421-426
• /
• 1999

본 논문에서는 반절연성 GaAs(semi-insulating GaAs) 기판위에 $Al_2O_3$ 절연막이 게이트 절연막으로 이용된 공핍형모드 p-채널 GaAs MOSFET (depletion mode p-channel GaAs MOSFET)를 제조하였다. 반절연성 GaAs 기판위에 $1\;{\mu}m$의 GaAs 버퍼층(buffer layer), $4000\;{\AA}$의 p형 GaAs 에피층(epi-layer), $500\;{\AA}$의 AlAs층, 그리고 $50\;{\AA}$의 캡층(cap layer)을 차례로 성장시키고 습식열산화시켰으며, 이를 통하여 AlAs층은 완전히 $Al_2O_3$층으로 산화되었다. 제조된 MOSFET의 I-V, $g_m$, breakdown특성 측정을 통하여 AlAs/GaAs epilayer/S I GaAs 구조의 습식열산화는 공핍형 모드 p-채널 GaAs MOSFET를 구현하기에 적합함을 알 수 있다.

• 대한전자공학회논문지SD
• /
• 제46권4호
• /
• pp.21-27
• /
• 2009

본 연구에서는 고온에서 Schottky barrier SOI nMOS 및 pMOS의 전류-전압 특성을 분석하기 위해서 Er 실리사이드를 갖는 SB-SOI nMOSFET와 Pt 실리사이드를 갖는 SB-SOI pMOSFET를 제작하였다. 게이트 전압에 따른 SB-SOI nMOS 및 pMOS의 주된 전류 전도 메카니즘을 온도에 따른 드레인 전류 측정 결과를 이용하여 설명하였다. 낮은 게이트 전압에서는 온도에 따라 열전자 방출 및 터널링 전류가 증가하므로 드레인 전류가 증가하고 높은 게이트 전압에서는 드리프트 전류가 감소하여 드레인 전류가 감소하였다. 고온에서 ON 전류가 증가하지만 드레인으로부터 채널영역으로의 터널링 전류 증가로 OFF 전류가 더 많이 증가하게 되므로 ON/OFF 전류비는 감소함을 알 수 있었다. 그리고 SOI 소자나 bulk MOSFET 소자에 비해 SB-SOI nMOS 및 pMOS의 온도에 따른 문턱전압 변화는 작았고 subthreshold swing은 증가하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.457-460
• /
• 1998

단 채널 MOSFET 소자의 드레인 전압-드레인 전류 특성을 예측하기 위해서 caughey-thomas 이동도 모델을 수치적으로 구현하는 방법을 제안한다. 구현된 caughey-thomas 모델의 정확한 특성을 검증하기 위해서 0.5[.mu.m]의 설계규칙을 가즌 ASIC용 공정으로 n-MOSFET과 p-MOSFET을 제작하였다. 전자 및 정공의 포화속도 값이 각각 6.2*10/sup 6/[cm/sec] 과 1.034*10/sup 7/[cm/sec]인 경우에 채널길이가 0.5[.mu.m] 이상인 n-MOSFET과 p-MOSFET의 드레인 전압-드레인 전류특성의 모의실험 결과는 측정값에 비하여 10% 이내의 상대오차를 보였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 학술대회 논문집 정보 및 제어부문
• /
• pp.430-432
• /
• 2005

저에너지 중성자가 가톨리늄(Gd) 막에 입사되면 중성자 포획과정에서 전환전자가 생성된다. 이 전환전자에 의해 pMOSFET $SiO_2$ 산화층에서 발생된 전자-전공쌍이 발생되고, 이 가운데 정공은 산화층 내부에 쉽게 붙잡혀(Trap) 양전하 센터로 작용하게 된다. 이 축적된 전하는 pMOSFET의 문턱전압(Threshold voltage)을 변화시킨다. 본 연구에서는 이러한 간접측정 원리를 이용하여 열중성자를 실기간 탐지할 수 있는 반도체형 탐지소자를 개발하고 하나로(HANARO) 방사선장에서의 시험을 통해 성능을 검증하였다. 그리고 감도관련 변수의 최적화를 통하여 작업자가 사용 가능한 범위의 고감도 열중성자 선량계로 개선 제작하였다. 개발된 선량계는 소형으로 실시간 열중성자 측정이 가능하며 감마방사선으로부터 독립적으로 열중성자를 측정할 수 있는 장점도 지니고 있다.

• ETRI Journal
• /
• 제9권1호
• /
• pp.118-124
• /
• 1987

Short channel n-MOSFET의 드레인-소오스 사이의 breakdown은 단순한 접합 breakdown이 아닌 avalanche-induced breakdown으로 p-MOSFET, long channel n-MOSFET의 breakdown 전압보다 훨씬 작은 값을 갖는다. Short channel n-MOSFET의 breakdown의 특징은 current-controlled 부저항 특성(snapback)이 나타나고, 게이트 전압에 따라 breakdown 전압보다 작은 sustainning 전압이 존재한다. 이와 같은 sustainning 전압은 short channel n-MOSFET의 안정한 동작에 또 하나의 제한 요소가 될 수 있다. 따라서 공정 및 회로 시뮬레이션을 위해, short channel n-MOSFET의 avalanche breakdown 현상에 대한 정확한 분석이 요구된다. Short channel n -MOSFET의 avalanche breakdown 현상을 분석하기 위해서Parasitic bipolar transistor를 도입한 분석적 모델을 이용하였다.

• 한국전기전자재료학회논문지
• /
• 제27권8호
• /
• pp.497-500
• /
• 2014

In this paper, we analyze electrical characteristics of n/p-pillar layer according to trench angle which is the most important characteristics of SJ MOSFET and core process. Because research target is 600 V class SJ MOSFET, so conclusively trench angle deduced 89.5 degree to implement the breakdown voltage 750 V with 30% margin rate. we found that on resistance is $22mohm{\cdot}cm^2$ and threshold voltage is 3.5 V. Moreover, depletion layer of electric field distribution also uniformly distributes.

• 센서학회지
• /
• 제9권3호
• /
• pp.213-223
• /
• 2000

원자력 관련시설이나 우주 공간, 방사선 치료 센터 등에서 발생되는 방사선량은 정확히 검출되어야 할 필요성이 있다. 본 논문에서는 상용 P채널 Power MOSFET(metal oxide field effect transistor)를 방사선 누적선량 모니터링 센서로 활용하기 위해 실시간 방사선량 검출 측정 시스템을 설계 제작하였고, 시스템의 성능을 분석하기 위하여 Co-60 $\gamma$선원을 갖춘 고준위 조사시설에서 조사한 후 출력특성의 변화를 분석하였다. 방사선 조사실험 결과 P채널 Power MOSFET은 조사된 누적 방사선량에 비례하여 문턱전압($V_T$)이 변화됨과 곡선 변화의 선형적 특성을 지님을 알 수 있었다. 이 선형 함수관계를 이용하여 저가의 상용 P채널 Power MOSFET를 사용한 방사선 총 누적선량을 모니터링하기 위한 센서로 사용할 수 있음을 확인하였다.

• 전기전자학회논문지
• /
• 제18권4호
• /
• pp.532-535
• /
• 2014

본 논문에서는 Super Juction MOSFET의 우수한 열 특성을 검증하기 위해 도출된 공정 및 설계파라미터를 이용하여 열특성을 분석하였다. 열 특성 중 핵심공정인 Trench 식각 각도에 따른 온도차이, 열 저항, 그 때 흐르는 드레인 전류를 측정하여 전체 소비전력을 분석하였다. 분석한 결과 Trench 식각 각도가 $89.3^{\circ}$ 일 때 온도차와 열 저항 값이 가장 작게 나왔으며, 식각 각도에 따라서 분포는 경향성을 보이지 않았다. 따라서 반복 시뮬레이션과 실험을 통해 최적의 값을 도출해야 되며, 본 측정 결과 최적의 식각 각도는 $89.3^{\circ}$와 $89.6^{\circ}$의 결과를 보였다. 다른 전기적인 특성을 고려하여 최종 식각 각도를 보여야 하며, 열 특성의 우수한 SJ MOSFET이 산업에의 이용을 위해 본 논문의 자료가 충분히 활용할 수 있을 것으로 판단된다.

• 전기학회논문지
• /
• 제66권3호
• /
• pp.540-544
• /
• 2017

In this study, we analyzed the effects of TID(Total Ionizing Dese) and TREE(Transient Radiation Effects on Electronics) on nMOSFET and pMOSFET fabricated by 0.18um CMOS process. The size of nMOSFET and pMOSFET is 100um/1um(W/L). The TID test was conducted up to 1 Mrad(Si) with a gamma-ray(Co-60). During the TID test, the nMOSFET generated leakage current proportional to the applied dose, but that of the pMOSFET was remained in a steady state. The TREE test was conducted at TEST LINAC in Pohang Accelerator Laboratory with a maximum dose-rate of $3.16{\times}10^8rad(si)/s$. In that test nMOESFET generated a large amount of photocurrent at a maximum of $3.16{\times}10^8rad(si)/s$. Whereas, pMOSFETs showed high TREE immunity with a little amount of photocurrent at the same dose rate. Based on the results of this experiment, we will progress the research of the radiation hardening for CMOS unit devices.