• 한국지능시스템학회논문지
• /
• 제20권6호
• /
• pp.761-767
• /
• 2010

낸드 플래시 메모리는 블록에 새로운 데이터를 쓰고자 할 때 삭제 연산이 선행되어야 하며 일정 횟수 이상 지움 연산이 반복된 블록은 더 이상 사용이 불가능하다. 데이터의 갱신이 빈번한 핫 데이터는 블록을 빠르게 사용 불가능한 상태에 도달하게 만들 수 있고 이로써 낸드 플래시 메모리의 용량은 시간이 지남에 따라 감소할 수 있다. 본 논문에서는 데이터의 접근 패턴을 고려해 핫 데이터와 콜드 데이터를 분류하는 알고리즘을 제시한다. 이렇게 분류된 데이터 정보를 이용해 삭제 횟수가 많은 블록에 갱신 확률이 적은 콜드 데이터를, 삭제 횟수가 상대적으로 적은 블록에 갱신 확률이 높은 핫 데이터를 맵핑한다. 입력 데이터 패턴을 이용한 핫/콜드 데이터 분류 기법이 기존의 분류 기법을 사용했을 때보다 플래시 메모리의 블록 사용이 균일한 것을 실험을 통해 확인하였다.

• Journal of Information Processing Systems
• /
• 제2권3호
• /
• pp.147-152
• /
• 2006

NAND flash memory-based embedded systems are becoming increasingly common. These embedded systems have to provide a fast boot time. In this paper, we have designed and proposed a flash file system for embedded systems that require fast booting. By using a Flash Image Area, which keeps the latest flash memory information such as types and status of all blocks, the file system mounting time can be reduced significantly. We have shown by experiments that our file system outperforms YAFFS and RFFS.

• 한국정보과학회논문지:시스템및이론
• /
• 제32권4호
• /
• pp.177-185
• /
• 2005

최근 휴대용 정보기기의 사용이 급증함에 따라 NAND형 플래시메모리를 시스템의 보조기억장치로 사용하는 사례가 급증하고 있다. 하지만, 전통적인 보조기억장치인 하드디스크에 비해 NAND형 플래시메모리는 단위 공간당 비용이 수십배 가량 높아 저장 공간의 효율적인 관리가 필요하다 저장 공간을 효율적으로 사용하게 하는 대표적인 방법으로 데이타 압축 기법이 있다. 하지만, NAND형 플래시메모리에서는 압축 기법의 적용이 쉽지 않다. 이는 NAND형 플래시메모리가 페이지 단위 입출력만을 지원하여 압축 데이타가 플래시 페이지보다 작은 경우 내부 단편화 현상을 발생시켜 압축의 이득을 심각하게 감쇄시키기 때문이다. 이러한 문제를 해결하기 위해 본 논문에서는 작은 크기의 압축 데이타를 쓰기 버퍼를 통해 그룹화한 후 하나의 플래시 페이지에 저장하는 플래시 압축 계충을 설계하고 성능을 평가한다. 성능평가 결과 제안하는 플래시 압축 계층은 플래시메모리의 저장 공간을 $40\%$ 이상 확장하며 쓰기 대역폭을 크게 개선함을 확인할 수 있었다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제5권1호
• /
• pp.1-6
• /
• 2016

본 논문은 NAND Flash Memory 수명을 향상시키기 위한 동작 algorithm 개선을 제안한다. Flash memory에 대한 read/write/erase 과정에서, 해당 cell의 Vth가 원하는 level대로 위치를 한다면 문제가 없으나, 원하는 위치대비 변동이 되어 있다면 잘못된 data를 읽어내게 된다. 이러한 cell간 interference나 disturbance 현상들은 program이나 erase 동작이 반복(EW cycle)될수록 더 심해지는 특징이 있다. 이는 반복되는 high bias 인가상태에서 벌어지는 FN tunneling 현상으로 인한 tunnel oxide 막질손상(trap site 증가)에 기인한다고 알려져 있다. 본 논문에서는 erase cell 관점에서 stress양 자체를 감소시킴으로써 cell 열화 속도를 느리게 하여, 궁극적으로 발생하는 Vth 변동사항인 disturbance를 줄일 수 있는 erase 동작방법에 대해 논한다.

• 한국전자통신학회논문지
• /
• 제10권2호
• /
• pp.275-282
• /
• 2015

NAND 플래쉬메모리는 전원이 꺼져도 데이터를 유지할 수 있고 저비용, 고용량의 특징을 가지기 때문에 휴대용 기기에서 많이 활용되고 있다. 플래쉬메모리에서 대용량의 데이터를 효과적으로 처리하기 위하여 색인을 필수적으로 사용해야 한다. 그러나 플래쉬메모리는 쓰기 연산의 비용이 크고 덮어쓰기 연산을 지원하지 않기 때문에 기존의 디스크기반 색인을 사용하면 성능이 저하되는 문제가 발생할 수 있다. 본 논문에서는 플래쉬메모리에서 고정그리드화일 색인을 구현하고 다양한 조건에서 성능 평가를 수행한다. 이를 위하여 질의연산과 변경 연산의 비율에 따른 평균 수행 시간을 측정한다. 그리고 디스크에서의 수행 시간과 비교한다.

• 대한임베디드공학회논문지
• /
• 제18권1호
• /
• pp.31-40
• /
• 2023

Recent advances in flash technologies, such as 3D processing and multileveling schemes, have successfully increased the flash capacity. Unfortunately, these technology advances significantly degrade flash's reliability due to a smaller cell geometry and a finer-grained cell state control. In this paper, we propose an asymmetric BER-aware reliability optimization technique (aBARO), new flash optimization that improves the flash reliability. To this end, we first reveal that bit errors of 3D NAND flash memory are highly skewed among flash cell states. The proposed aBARO exploits the unique per-state error model in flash cell states by selecting the most error-prone flash states and by forming narrow threshold voltage distributions (for the selected states only). Furthermore, aBARO is applied only when the program time (tPROG) gets shorter when a flash cell becomes aging, thereby keeping the program latency of storage systems unchanged. Our experimental results with real 3D MLC and TLC flash devices show that aBARO can effectively improve flash reliability by mitigating a significant number of bit errors. In addition, aBARO can also reduce the read latency by 40%, on average, by suppressing the read retries.

• 한국통신학회논문지
• /
• 제37권8A호
• /
• pp.706-711
• /
• 2012

멀티레벨셀 낸드 플래시 메모리는 한 셀에 2비트 이상의 데이터를 저장 할 수 있는 기술이다. 현재 2비트를 한 셀에 저장하는 기술만 상용화 되었다. 이는 3비트 이상을 저장하게 되면, 각 레벨의 간격이 좁아져서 데이터의 오류가 많이 발생하는데 이를 극복하기가 어렵다. 오류의 원인으로 여러 가지가 있지만, 그 중에서도 커플링 잡음이 가장 문제가 된다. 따라서 본 논문에서는 4비트를 한 셀에 저장하는 채널에 커플링 잡음을 가정하여 성능의 개선을 실험하였으며, 메모리 공간을 줄이기 위하여 커플링 제거기에 윈도우 크기의 데이터를 활용하여 성능을 비교하였다. 플래시 메모리에서 데이터를 읽는 가장 기본 방법인 문턱 전압 비교 방법을 구현하여 제안한 방법과 성능을 비교 하였다.

• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.770-773
• /
• 2021

본 논문에서는 tapering과 ferroelectric(HfO₂)구조가 적용된 3D NAND flash memory의 프로그램 이후 시간경과에 따른 retention특징을 분석했다. Nitride에 trap된 전자는 시간이 지남에 따라 lateral charge migration이 발생한다. 프로그램 이후 시간이 지남에 따라 trap된 전자가 tapering에 의해 두꺼워진 채널 쪽으로 lateral charge migration이 더 많이 발생하는 것을 확인했다. 또한 Oxide-Nitride-Ferroelectric (ONF) 구조는 polarization에 의해 lateral charge migration이 완화되기 때문에 기존 Oxide-Nitride-Oxide (ONO) 구조 보다 문턱전압(V_th)의 변화량이 줄어든다.

• 한국전기전자재료학회논문지
• /
• 제36권1호
• /
• pp.23-28
• /
• 2023

This paper demonstrates a novel NAND flash memory structure and annealing configuration including through-silicon via (TSV) inside the silicon substrate to improve annealing efficiency using an electro-thermal annealing (ETA) technique. Compared with the conventional ETA which utilizes WL-to-WL current flow, the proposed annealing method has a higher annealing temperature as well as more uniform heat distribution, because of thermal isolation on the silicon substrate. In addition, it was found that the annealing temperature is related to the electrical and thermal conductivity of the TSV materials. As a result, it is possible to improve the reliability of NAND flash memory. All the results are discussed based on 3-dimensional (3-D) simulations with the aid of the COMSOL simulator.

• 전자공학회논문지CI
• /
• 제47권5호
• /
• pp.35-40
• /
• 2010

NAND 플래시 메모리는 기존의 HDD 보다 빠른 접근 속도, 저전력 소비, 진동에 대한 내성 등의 이점을 바탕으로 PDA를 비롯한 여러 모바일 장치부터, 임베디드 시스템, PC에 이르기까지 사용 영역이 넓어지고 있다. DiskSim을 비롯한 HDD 시뮬레이터들이 다양하게 개발되어 왔으며, 이를 바탕으로 소프트웨어 또는 하드웨어에 대한 개선점을 찾아냄으로써 유용하게 사용되었다. 하지만 NAND 플래시 메모리나, SSD에 대해서는 리눅스 기반의 몇 개의 시뮬레이터만이 개발되었으며, 실제 스토리지 장치나 PC등이 사용되는 운영체제가 윈도우즈인 것을 고려하면 윈도우즈 기반의 NAND Flash 시뮬레이터가 꼭 필요하다고 볼 수 있다. 본 논문에서 개발한 NAND Flash FTL 성능 분석을 위한 시뮬레이터인 NFSim은 윈도우즈 운영체제에서 구동되는 시뮬레이터로, NAND 플래시 메모리 모델 및 FTL 알고리즘들은 각각 윈도우즈 드라이버 모델 및 클래스로 제작되어 확장성이 용이하고, 각 알고리즘의 성능을 측정한 데이터는 그래프를 통해 표시되므로, 별도의 툴을 사용할 필요가 없다.