• 대한전자공학회논문지SD
• /
• 제42권3호
• /
• pp.43-50
• /
• 2005

본 논문에서는 다운 디지털 회로(DLC)를 이용하여 4치 논리 게이트를 설계하였고, 이들 게이트를 이용하여 동기식 4치 up/down 카운터를 제안하였다. 제안된 카운터는 T-type 4치 플립플롭과 $2\times1$ 임계-t 멀티플렉서로 이루어져 있고, T-type 4치 플립플롭은 D-type 4치 플립플롭과 4치 논리 게이트들(모듈러-4 가산 게이트, 4치 인버터, 항등 셀, $4\times1$ 멀티플렉서)로 구성되어 있다. 이 카운터의 모의실험 결과는 10[ns]의 지연시간과 8.48[mW]의 전력소모를 보여준다. 또한 다치논리 회로로 설계된 카운터는 상호결선과 칩 면적의 감소뿐만 아니라 디지트 확장의 용이함의 이점을 가진다.

• 한국전자통신학회논문지
• /
• 제14권1호
• /
• pp.87-96
• /
• 2019

유기 박막 트랜지스터 (OTFT) 백플레인을 이용한 유연한 유기 발광 다이오드 (OLED) 디스플레이가 연구되고 있다. OLED 디스플레이의 구동을 위해서 게이트 드라이버가 필요하다. 저온, 저비용 및 대 면적 인쇄 프로세스를 사용하는 디스플레이 패널의 내장형 게이트 드라이버는 제조비용을 줄이고 모듈 구조를 단순화한다. 이 논문에서는 유연한 OLED 디스플레이 패널의 내장형 게이트 드라이버 제작을 위하여 OTFT를 사용한 의사 CMOS (pseudo complementary metal oxide semiconductor) 로직 게이트를 구현한다. 잉크젯 인쇄형 OTFT 및 디스플레이와 동일한 프로세스를 사용하여 유연한 플라스틱 기판 상에 의사 CMOS 로직 게이트가 설계 및 제작되며, 논리 게이트의 동작은 측정 실험에 의해 확인된다. 최대 1 kHz의 입력 신호 주파수에서 의사 CMOS 인버터의 동작 결과를 통하여 내장형 게이트 드라이버의 구현 가능성을 확인하였다.

• 정보보호학회논문지
• /
• 제18권6A호
• /
• pp.17-25
• /
• 2008

차분 전력 분석 공격[8]은 암호시스템에 대한 강력한 부채널 공격 방법 중의 하나이며 마스킹 방법[10]은 이러한 차분전력 분석 공격에 대한 알고리즘적인 대응 기법의 하나로 잘 알려져 있다. 그러나 마스킹 방법을 산술 덧셈기와 같은 비선형 함수에 적용하는 것은 쉽지 않다. 본 논문은 이러한 마스킹 방법을 산술 덧셈기에 효율적으로 적용하는 새로운 방법을 제안한다. 이를 위해서 본 논문은 먼저 기본 논리 게이트 (AND, OR, NAND, NOR, XOR, XNOR, NOT)에 마스킹 방법을 적용하는 방법을 먼저 제안하고 이러한 기본 게이트들의 조합으로 산술 덧셈기를 구성함으로써 산술 덧셈기에 적용 가능한 새로운 마스킹 방법을 제시한다. 제안된 방법의 응용으로서 본 논문은 SEED 블록 암호 알고리즘과 SHA-1 해쉬 함수를 차분 전력 분석 공격에 안전하게 구현하는 방법과 그 상세한 하드웨어적인 구현 결과를 제시한다.

• Journal of Information Display
• /
• 제9권3호
• /
• pp.1-7
• /
• 2008

With the aim of creating a high-quality display system with value-added functions, we designed a current mode multiplexer for LTPS TFT devices. The multiplexers had less than 1 volt logic swing, and speed improvement was evident compared with that of conventional CMOS architecture. We refined the multiplexer to achieve a more stable current steering operation. By using the versatility of the multiplexer, a new NAND/AND and NOR/OR logic gates were designed through the simple modification of signal connections. Two micron LTPS TFT parameters were used during the HSPICE simulation of the circuits.

• 전자공학회논문지A
• /
• 제33A권5호
• /
• pp.165-171
• /
• 1996

A noncoherent full-digital PN(pseudo noise) code acquisition/tracking loop has been presetned and implemented in FPGA for the CDMA band-limited direct-sequence spread-spectrum (DS-SS) signals. It employs a simple decimator to control of local PN code phase to lower the hardware cost, and a second order loop to enable the more accurate tracking. The proposed acquisition/tracking loop has been designed in RTL-level VHDL, synthesized into logic gates using the design analyzer of synopsys software, implemented in an ALTERA FPGA chip, and tested. The number of logic gates used in the implemented FPGA chip is around 7000. The functionality has been verified using a PC interface circuitry and a logic analyzer.

• 한국광학회지
• /
• 제19권3호
• /
• pp.237-241
• /
• 2008

전자 논리회로에서 이용되는 전자신호 암호화와 같은 방법으로, 반도체 광 증폭기 XOR논리 게이트를 이용한 전광 암호화 시스템을 제안하였다. 시스템의 변수를 최적화 하고 전체 디자인 과정을 빠르게 수행하기 위해 정상상태와(steady state) 과도상태에(dynamic) 대한 전산모사가 차례로 이루어졌다. 심각한 신호 왜곡이 없이 10 Gbps 속도에서 일반적인 반도체 광 증폭기의 연속적 연결을 통해 전광 신호에 대한 암호화와 해독이 수행될 수 있음을 전산모사와 실험에 의한 결과를 통해 보여주었다.

• 전자공학회논문지
• /
• 제52권2호
• /
• pp.112-118
• /
• 2015

기존의 동기방식의 회로는 나노미터 영역에서의 공정, 전압, 온도 변이 (PVT variation), 그리고 노화의 영향으로 시스템의 전체 성능을 유지할 수 없을 뿐만 아니라 올바른 동작을 보장할 수도 없다. 따라서 본 논문에서는 여러 가지 변이에 영향을 받지 않는 비동기회로 설계 방식 중에서 타이밍 분석이 요구되지 않고, 설계가 간단한 DI(delay insentive) 방식의 NCL (Null Convention Logic) 설계 방식을 이용하여 디지털 시스템을 설계하고자 한다. 기존의 NCL 게이트들의 회로 구조들은 느린 스피드, 높은 영역 오버헤드, 높은 와이어(wire) 복잡도와 같은 약점을 가지고 있기 때문에 본 논문에서는 빠른 스피드, 낮은 영역 오버헤드, 낮은 와이더 복잡도를 위해서 트랜지스터 레벨에서 설계된 새로운 저전력 고속 NCL 게이트 라이브러리를 제안하고자 한다. 제안된 NCL 게이트들은 동부 0.11um 공정으로 구현된 비동기 방식의 곱셈기의 지연, 소모 전력에 의해서 기존의 NCL 게이트 들과 비교되었다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.40-46
• /
• 2006

본 연구에서는 GaAs/AlGaAs 구조의 수직 구조 레이저 - 완전 공핍 광 싸이리스터를 제작하여, 광 논리 및 광 스위칭 시스템에 응용할 수 있는, 광 AND- 와 OR- 게이트를 구현하였고, 그 특성을 측정, 분석하였다. 제작된 단일 소자 타입의 광 싸이리스터는 하나의 소자에서 간단한 기준 스위칭 전압의 변화만으로 광 AND 와 OR 게기트를 모두 구현할 수 있다는 장점을 갖는다. 활성층 위, 아래에 1/4 파장 거울층 구조를 채택하고, 선택적 산화공법을 이용하여 0.65 mA의 낮은 문턱전류 값을 얻었고, 50dB 이상의 높은 온/오프 대비를 보였으며, 높은 광 출력 효율과 입력 광 신호에 대한 높은 선택도를 얻을 수 있었다. 제작된 광 싸이리스터는 실험적으로 S자형의 전류-전압 특성곡선을 얻었고, 빛의 세기가 증가함에 따라 스위칭 전압이 5.20V에서 1.90V로 현저히 줄어드는 것을 확인하였다

• 대한전자공학회논문지SD
• /
• 제44권7호통권361호
• /
• pp.24-30
• /
• 2007

본 연구에서는 광 논리 및 광 스위칭 시스템에 응용할 수 있는 수직 구조 레이저 - 완전 공핍 광 싸이리스터 (vertical cavity laser - depleted optical thyristor, VCL-DOT)를 제작하고, 본 연구실에서 제안한 차동 스위칭 방법을 이용하여 광 로직(AND, OR, NAND, NOR, INVERT) 함수를 구현하였고, 그 특성을 측정, 분석하였다. 제작한 VCL-DOT는 0.65 mA의 낮은 레이징 문턱 전류, 0.38 mW/mA의 높은 slope efficiency, 그리고 낮은 입력 광 파워에도 높은 민감도를 보인다. 차동 소자타입의 광 싸이리스터를 이용하면 복잡한 전기 회로를 이용하지 않고도, 집적화된 단일 소자에서 간단한 기준 광입력 시호의 파워를 제어함으로써 다양한 광 로직 게이트를 구현할 수 있다는 장점을 갖는다.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2001년도 제12회 정기총회 및 01년도 동계학술발표회
• /
• pp.148-149
• /
• 2001

순광학적 스위치와 logic gate는 초고속 networks와 컴퓨터를 위한 차세대의 기술로 부각되고 있다. 현재 사용되고 있는 전자적인 switching, routing, 신호 처리들은 대용량 고속화에 그 한계를 나타내고 있다. 미래에 요구되는 초고속 광 네트워크의 계획은 광학 스위치와 광 변조장치가 필요하다는 것을 지적하고있다 최근에 전자나 광전자적으로 가능한 것 이상으로 미래에 요구되는 Tera bits/sec에 접근할 수 있는 고속 연산과 신호처리가 가능한 스위칭에 관한 연구가 활발이 진행되고 있다. (중략)