• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2009년도 9th International Meeting on Information Display
• /
• pp.464-465
• /
• 2009

A new level shifter using n-channel aluminum-doped zinc tin oxide (AZTO) thin film transistors (TFTs) was proposed to integrate driving circuits on qVGA panels for mobile display applications. The circuit used positive feedback loop to overcome limitations of circuits designed with oxide TFTs which is depletion mode n-channel TFTs. The measured results shows that the proposed circuit shifts 10 V input voltage to 20 V output voltage and its power consumption is 0.46 mW when the supply voltage is 20 V and the operating frequency is 10 kHz.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1993년도 하계학술대회 논문집 B
• /
• pp.1250-1252
• /
• 1993

Enhancement mode n-channel TFT leakage current(off current : $V_G<0$) that is little agreement on the conduction mechanism is major disadvantage of poly-silicon TFT in practical use, characteristic analysis and model ing. In this paper, new modeling of leakage current is proposed. The activation energy of leakage current, which is dependent on gate voltage, and leakage current dependent on poly silicon thickness are plausibly explained with this model. This model indicate that the reduction of leakage current is attributable to a decrease of maximum laterial electric field strength in the drain depletion region and to the density of trap.

• Transactions on Electrical and Electronic Materials
• /
• 제18권5호
• /
• pp.250-252
• /
• 2017

High-performance full swing logic inverters were fabricated using amorphous 1 wt% Si doped indium-zinc-oxide (a-SIZO) thin films with different channel layer thicknesses. In the inverter configuration, the threshold voltage was adjusted by varying the thickness of the channel layer. The depletion mode (D-mode) device used a TFT with a channel layer thickness of 60 nm as it exhibited the most negative threshold voltage (-1.67 V). Inverters using enhancement mode (E-mode) devices were fabricated using TFTs with channel layer thicknesses of 20 or 40 nm with excellent subthreshold slope (S.S). Both the inverters exhibited high voltage gain values of 30.74 and 28.56, respectively at $V_{DD}=15V$. It was confirmed that the voltage gain can be improved by increasing the S.S value.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.311-311
• /
• 2016

최근 고성능 디스플레이 개발이 요구되면서 기존 비정질 실리콘(a-Si)을 대체할 산화물 반도체에 대한 연구 관심이 급증하고 있다. 여러 종류의 산화물 반도체 중 a-IGZO (amorphous indium-gallium-zinc oxide)가 높은 전계효과 이동도, 저온 공정, 넓은 밴드갭으로 인한 투명성 등의 장점을 가지며 가장 연구가 활발하게 보고되고 있다. 기존에는 SG(단일 게이트) TFT가 주로 제작 되었지만 본 연구에서는 DG(이중 게이트) 구조를 적용하여 고성능의 a-IGZO 기반 박막 트랜지스터(TFT)를 구현하였다. SG mode에서는 하나의 게이트가 채널 전체 영역을 제어하지만, double gate mode에서는 상, 하부 두 개의 게이트가 동시에 채널 영역을 제어하기 때문에 채널층의 형성이 빠르게 이루어지고, 이는 TFT 스위칭 속도를 향상시킨다. 또한, 상호 모듈레이션 효과로 인해 S.S(subthreshold swing)값이 낮아질 뿐만 아니라, 상(TG), 하부 게이트(BG) 절연막의 계면 산란 현상이 줄어들기 때문에 이동도가 향상되고 누설전류 감소 및 안정성이 향상되는 효과를 얻을 수 있다. Dual gate mode로 동작을 시키면, TG(BG)에는 일정한 positive(or negative)전압을 인가하면서 BG(TG)에 전압을 가해주게 된다. 이 때, 소자의 채널층은 depletion(or enhancement) mode로 동작하여 다른 전기적인 특성에는 영향을 미치지 않으면서 문턱 전압을 쉽게 조절 할 수 있는 장점도 있다. 제작된 소자는 p-type bulk silicon 위에 thermal SiO2 산화막이 100 nm 형성된 기판을 사용하였다. 표준 RCA 클리닝을 진행한 후 BG 형성을 위해 150 nm 두께의 ITO를 증착하고, BG 절연막으로 두께의 SiO2를 300 nm 증착하였다. 이 후, 채널층 형성을 위하여 50 nm 두께의 a-IGZO를 증착하였고, 소스/드레인(S/D) 전극은 BG와 동일한 조건으로 ITO 100 nm를 증착하였다. TG 절연막은 BG 절연막과 동일한 조건에서 SiO2를 50 nm 증착하였다. TG는 S/D 증착 조건과 동일한 조건에서, 150 nm 두께로 증착 하였다. 전극 물질과, 절연막 물질은 모두 RF magnetron sputter를 이용하여 증착되었고, 또한 모든 patterning 과정은 표준 photolithography, wet etching, lift-off 공정을 통하여 이루어졌다. 후속 열처리 공정으로 퍼니스에서 질소 가스 분위기, $300^{\circ}C$ 온도에서 30 분 동안 진행하였다. 결과적으로 $9.06cm2/V{\cdot}s$, 255.7 mV/dec, $1.8{\times}106$의 전계효과 이동도, S.S, on-off ratio값을 갖는 SG와 비교하여 double gate mode에서는 $51.3cm2/V{\cdot}s$, 110.7 mV/dec, $3.2{\times}108$의 값을 나타내며 훌륭한 전기적 특성을 보였고, dual gate mode에서는 약 5.22의 coupling ratio를 나타내었다. 따라서 산화물 반도체 a-IGZO TFT의 이중게이트 구조는 우수한 전기적 특성을 나타내며 차세대 디스플레이 시장에서 훌륭한 역할을 할 것으로 기대된다.

• 대한전자공학회논문지SD
• /
• 제49권2호
• /
• pp.15-22
• /
• 2012

본 논문에서 공핍 모드 n-채널 InGaZnO 박막트랜지스터를 이용하여 소비전력이 낮은 스캔 구동 회로를 제안한다. 제안된 스캔 구동 회로는 단 2개의 클록 신호만을 사용하고 추가적인 마스킹 신호나 회로가 필요 없이 이웃하는 스캔 출력 간에 겹쳐짐이 없는 스캔 출력 신호를 만들어 낸다. 클록 신호를 줄임과 동시에 단락 전류를 줄임으로써 소비전력을 줄일 수 있었다. 모의 실험 결과 트랜지스터 문턱전압의 편차 범위가 -3.0 ~ 1.0V일 때에도 스캔 출력 신호가 정상적으로 출력됨을 확인하였다. XGA의 해상도를 갖는 디스플레이를 대상으로 양과 음의 전원 전압이 각각 15V, -5V이고 동작 주파수가 46KHz일 때, 스캔구동 회로의 소비전력이 4.89mW이다.

• 한국진공학회지
• /
• 제16권5호
• /
• pp.359-365
• /
• 2007

본 논문에서는 zinc oxide (ZnO)와 gallium이 도핑 된 zinc oxide (GZO)를 이용하여 radio frequency (RF) magnetron sputtering 방법에 의해 상온에서 제작된 bottom-gate 박막 트랜지스터의 특성을 평가하고 분석하였다. 게이트 절연층 물질로서 새로운 물질을 사용하지 않고 열적 성장된 $SiO_2$를 사용하여 게이트 누설 전류를 수 pA 수준까지 줄일 수 있었다. ZnO와 GZO 박막의 표면 제곱평균제곱근은 각각 1.07 nm, 1.65 nm로 측정되었다. 그리고 ZnO 박막은 80% 이상, GZO 박막은 75% 이상의 투과도를 가지고 있었고, 박막의 두께에 따라 투과도가 달라졌다. 또한 두 시료 모두 (002) 방위로 잘 정렬된 wurtzite 구조를 가지고 있었다. 제작된 ZnO 박막 트랜지스터는 2.5 V의 문턱 전압, $0.027\;cm^2/(V{\cdot}s)$의 전계효과 이동도, 104의 on/off ratio, 1.7 V/decade의 gate voltage swing 값들을 가지고 있었고, enhancement 모드 특성을 가지고 있었다. 반면에 GZO 박막 트랜지스터의 경우에는 -3.4 V의 문턱 전압, $0.023\;cm^2/(V{\cdot}s)$의 전계효과 이동도, $2{\times}10^4$의 on/off ratio, 3.3 V/decade의 gate voltage swing 값들을 가지고 있었고, depletion 모드 특성을 가지고 있었다. 우리는 기존의 ZnO와 1wt%의 Ga이 도핑된 ZnO를 이용하여 두 가지 모드의 트랜지스터 특성을 보이는 박막 트랜지스터를 성공적으로 제작하고 분석하였다.

• 대한전자공학회논문지SD
• /
• 제49권1호
• /
• pp.1-7
• /
• 2012

산화물 박막트랜지스터를 이용하여 액정 디스플레이 패널에 내장할 수 있는 새로운 게이트 드라이버 회로를 설계하고 제작하였다. 산화물 박막트랜지스터는 문턱전압이 음의 값을 갖는 경우가 많기 때문에 본 회로에서는 음의 게이트 전압을 인가하여 트랜지스터를 끄는 방법을 적용하였다. 또한 세 개의 풀다운 트랜지스터를 병렬로 배치하고 번갈아 사용하므로 안정적인 동작이 가능하다. 제안한 회로는 트랜지스터의 문턱전압이 -3 V ~ +6 V인 범위에서 정상적으로 동작하는 것을 시뮬레이션을 통해서 확인하였으며, 실제로 유리 기판 상에 제작하여 안정적으로 동작하는 것을 검증하였다.