• 한국산림과학회지
• /
• 제98권4호
• /
• pp.426-434
• /
• 2009

본 연구는 우드칩과 우드펠릿의 전과정평가에 의한 각 공정별 비용 정보를 취합하여 최적 공정을 도출하고, 생산자 입장에서의 이윤과 소비자 입장에서의 효율성을 비교하고자 수행되었다. 비용은 기회비용에 준거하여 적용하였다. 분석 결과, 우드칩이 우드펠릿보다 생산비용이 저렴했고, 우드칩 생산비용이 가장 저렴한 공정은 현장에서 파쇄하여 소비처로 판매하는 공정으로 나타났다. 우드펠릿의 경우에는 현장에서 수집한 산물을 펠릿공장으로 운송하여 펠릿타이징하는 공정의 생산비용이 가장 낮게 나타났다. 판매수입에서 비용을 뺀 이윤은 우드칩이 우드펠릿보다 약간 더 높게 나타났다. 가격 대비 동일한 발열량을 얻기 위한 조건은 우드펠릿의 가격이 우드칩의 그것보다 약 1.27배일 때이다. 현실적으로 우드칩은 생산자 입장에서의 파쇄 현장이 분산됨에 따른 파쇄기 이동비용의 증가, 그리고 현장 주변에 소비처가 없음에 따른 저장비용의 증가 가능성이 높을 뿐만 아니라 이용자 입장에서의 부피가 큰 연료 저장 시설, 연료 보충에 따른 추가적인 노동 발생, 우드펠릿보다 더 많은 양의 재 발생으로 인한 잦은 처리, 우드칩의 자체 습기로 인한 하절기 부패의 가능성, 동절기 결빙 등의 불편함이 있다.

• 대한전자공학회논문지SD
• /
• 제42권11호
• /
• pp.9-16
• /
• 2005

이 논문에서는 다중 동작 주파수를 갖는 고성능 저전력 SoC에 사용 가능한 광대역 입출력 주파수를 지원하는 프로그램머블 PLL 기반의 클록킹 회로을 제안하였다. 제안된 클록 시스템은 이중 전하펌프를 이용 locking 시간을 감소시켰고, 광대역 주파영역에서 동작이 가능하도록 하였다. 칩의 저 전력 동작을 위해 동작 대기모드 시에 불필요한 PLL 회로를 지속적으로 동작시키지 않고 relocking 정보를 DAC를 통해 보존하고 불필요한 동작을 억제하였고, 대기모드에서 빠져나온 후 tracking ADC(Analog to Digital Converter)를 이용하여 빠른 relocking이 가능하도록 설계하였다. 또한 프로그램머블하게 출력 주파수를 선택하게 하는 구조를 선택하여 저 전력으로 최적화된 동작 주파수를 지원하기 위한 DFS(Dynamic frequency scaling) 동작이 가능하도록 클록 시스템을 설계하였다. 제안된 PLL 기반의 클록 시스템은 $0.35{\mu}m$ CMOS 공정으로 구현하였으며 2.3V의 공급전압에서 $0.85{\mu}sec\~1.3{\mu}sec$($24\~26$사이클)의 relocking 시간을 가지며, 파워다운 모드 적용 시 PLL의 파워소모는 라킹 모드에 비해 $95\%$이상 절감된다. 또한 제안된 PLL은 프로그래머블 주파수 분주기를 이용하여 다중 IP 시스템에서의 다양한 클록 도메인을 위해 $81MHz\~556MHz$의 넓은 동작 주파수를 갖는다.

• 전자공학회논문지
• /
• 제52권5호
• /
• pp.51-57
• /
• 2015

본 논문에서는 생체 신호 처리를 위한 14비트 이상의 고 해상도를 갖는 A/D 변환기 설계를 위하여 공급 전압이 1.8V인 CMOS 델타-시그마 변조기를 설계하였다. 본 논문에서 제안하는 4차 델타 시그마 변환기는 타임 인터리빙 기술을 이용하여 회로를 시간에 따라 재구성해 연산증폭기를 재사용하는 구조를 통해 차수에 따라 4개의 연산증폭기가 필요한 회로를 2개의 연산증폭기 만으로 구동 시켰다. 또한 스위치드 커패시터 적분기 구조상의 특징인 샘플링 시간과 적분 시간의 동작에 따라 샘플링 커패시터의 크기를 조절함으로서 저항 성분으로부터 발생하는 열잡음인 KT/C 잡음을 감소시킬 수 있는 회로를 제안하였다. 제안한 델타-시그마 변조기는 Magna 0.18um CMOS n-well 1 폴리 6메탈 공정을 이용하여 제작되었으며 제작된 칩의 측정 결과 전력소모는 1.8V 전원 전압에서 $828{\mu}W$이고 샘플링 및 입력 주파수가 256KHz, 1KHz일 때 최대 SNDR은 75.7dB, DR은 81.3dB로 측정되었다. KT/C 잡음 저감 회로가 적용되지 않은 회로에서는 최대 SNDR이 72.1dB 로 측정되어 KT/C 잡음 저감 회로가 적용되었을 때 약 3dB정도의 성능 향상을 나타내었다. 회로의 FOM은 41pJ/step과 142dB로 계산되었다.

• 전자공학회논문지
• /
• 제53권7호
• /
• pp.39-46
• /
• 2016

본 논문에서는 음성 신호의 디지털 데이타 변환을 위한 인버터와 1.5비트 비교기를 이용한 CMOS 3차 델타-시그마 변조기를 설계하였다. 제안하는 3차 델타-시그마 변환기는 연산증폭기 대신에 1.5비트 비교기를 이용한 멀티비트 구조로 낮은 OSR에서 단일비트 4차 델타-시그마 변조기 대비 높은 신호대 잡음비를 확보하고 인버터 기반 적분기를 사용하여 소모 전력을 최소화 시키며 인버터 기반 적분기 회로를 아날로그 덧셈기로 이용함으로써 전력소모를 감소시키고 회로구조를 단순화 시켰다. 제안한 델타-시그마 변조기는 0.18um CMOS 표준 공정을 통해 제작되었으며, 전체 칩면적은 $0.36mm^2$으로 설계되었다. 제작된 칩의 측정 결과 아날로그 회로는 공급전압 0.8V에서 $28.8{\mu}W$, 디지털 회로는 공급전압 1.8V에서 $66.6{\mu}W$로 총 $95.4{\mu}W$의 전력소모가 측정되었다. 델타-시그마 변조기의 동작주파수 2.56MHz, OSR 64배의 조건에서 2.5kHz의 입력 정현파 신호를 인가하였을 때 SNDR은 80.7 dB, 유효비트수는 13.1 비트, 동적범위는 86.1 dB로 측정되었다. 측정결과로부터 FOM(Walden)은 269 fJ/step, FOM(Schreier)는 169.3 dB로 계산되었다.

• 전력전자학회논문지
• /
• 제4권1호
• /
• pp.26-34
• /
• 1999

비선형 반도체 전력변화장치의 사용이 급증함에 따라 전원 측에 발생되는 고조파 및 무효전력을 보상하기 위한 능동전력필터에 관한 연구가 많이 이루어져 왔으며 실용화를 위한 노력이 계속 되고 있다. 그러나 수동필터 대비 능동전력필터의 가격이 아직까지는 고가이기 때문에 이의 상용화가 더디게 진전되고 있는 추세이며, 특히 소·중용량의 능동전력필터의 제어를 위하여 디지털 신호 처리용 프로세서인 DSP(digital signal processor)를 사용하는 경우 아직까지 그 가격이 고가이기 때문에 능동필터의 제어가격을 상승시키는 요인으로 작용한다. 한편 능동전력필터의 가격을 낮추기 위해 아날로그 제어기만을 도입하는 경우 제어회로가 너무 복잡해 지고 제어의 유연성이 떨어지는 단점을 수반하게 된다. 본 논문에서는 3상 5[kVA]급 농동전력필터의 저가형 제어기를 구현하기 위해 저가의 원칩 마이크로프로세서인 80C196KC를 사용하영 디지털 제어부를 구성하며 이를 통해 보상전류 성분의 계산 및 직류단 일정 전압제어를 수행하고, 능동필터 시스템의 전류제어를 위하여 아날로글 형태의 제어기인 히스테리시스 제어기를 함께 사용한다. 컴퓨터 시뮬레이션을 통해서 보상 시스템의 특성을 해석하였으며 실험에 의해 능동전력필터의 저가화를 위해 설계된 제어기가 고조파 및 무효전력 보상을 충실히 수행함을 확인하였다.

• 정보처리학회논문지D
• /
• 제11D권1호
• /
• pp.11-22
• /
• 2004

최근 들어 계속되는 램 가격 하락으로 인해 대용량의 램을 사용하는 주기억장치 데이터베이스 시스템의 구축이 실현 가능하게 되었다. 주기억장치 데이터베이스는 여러 다양한 실시간 응용 분야를 위해 사용되며, 매년 CPU 속도가 60％ 정도 증가되고, 메모리 속도가 10% 증가되는 현실에서, 케쉬 미스(Cache miss)를 얼마나 줄이느냐 하는 문제가 주기억장치 데이터베이스의 검색 성능 측면에서 가장 중요한 문제로 대두되고 있다. 본 논문에서는 이러한 환경을 고려한 실시간 모바일 GIS응용을 위한 주기억장치 데이터베이스 시스템을 설계 및 구현한다. 본 시스템은 크게 PDA를 사용하는 모바일 사용자를 위한 인터페이스 관리기와 가상 메모리 기법을 사용해 전체 데이터를 주기억장치에 상주시키며 관리하는 주기억 데이터 관리기, 공간 및 비 공간 질의를 처리하는 질의처리기, 새롭게 제시하는 공간 데이터를 위한 MR-트리 인덱스와 비 공간 데이터를 위한 T-트리 인덱스 구조를 관리하는 인덱스 관리기, 데이터를 디스크에 저장하기 위한 GIS 서버 인터페이스로 구성된다. 새롭게 제시하는 공간 인덱싱을 위한 MR-트리는 노트 분할이 발생될 경우, 입력 경로 상에 하나 이상의 빈 엔트리를 지니는 노드가 존재할 경우에만, 노드 분할을 상위로 전송한다. 그러므로 중간 노드들은 항상 100%에 가깝게 채워져 있게 된다. 본 논문의 실험 결과, 2차원의 MR-트리는 기존의 R-트리에 비해 2.4배 이상의 빠른 검색 속도를 나타냈다. 한편, 주 기억 데이터 관리기는 가상 메모리 제공을 위해 전체 벡터 데이터 및 MR-트리, T-트리, 데이터 객체 텍스트 정보를 페이지 단위로 분할하여 관리하고, 간접 주소 기법을 사용하여 디스크로부터의 재 로딩시 발생할 수 있는 문제점을 제거하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제31권9호
• /
• pp.514-526
• /
• 2004

최근 마이크로어레이 실험기술의 개발로 인해서 생물학자들은 한꺼번에 수천 혹은 수만 개의 유전자 발현실험이 가능하게 되었다. 마이크로어레이를 이용한 유전자 발현 패턴 분석에 필요한 이미지의 분석 작업은 사용자의 많은 수작업이 필요하며, 올바른 결과를 얻기 위해서 많은 주의가 필요하다. 그러므로 사용자의 수작업을 최소화하고 정확한 발현결과를 얻기 위해서 마이크로어레이 이미지의 자동 분석 방법이 필요하다. 일반적으로 마이크로어레이 데이타는 반점(spot) 위치의 변동이나 모양, 크기가 고르지 않는 것과 같은 다양한 문제로 인하여 자동 분석이 어렵다. 특히 블록과 반점의 주소를 결정하는 것은 마이크로어레이 분석 중 어려운 단계이며, 대부분 상용 프로그램에서는 수작업을 통해서 해결하거나, 수작업이 필요한 반자동시스템을 이용하고 있다. 본 논문에서는 균일 격자(regular grid) 구조 탐색을 이용하여 새로운 블록과 반점의 주소를 결정하는 알고리즘을 소개한다. 본 알고리즘에서는 입력된 반점들의 중심점을 이용하여, 균등 일직선 서열(equally spaced and collinear sequence)을 생성하고 이를 통하여 이미지의 기울기와 단위길이를 계산한다. 계산되어진 기울기와 단위길이를 이용하여 가상점을 허용한 균등 일직선서열을 다시 생성하고, 이를 이용하여 마이크로어레이의 주소를 결정한다. 실험 결과 다양한 실험 데이터에 대하여 매우 안정적이며, 신뢰성이 높은 결과를 얻을 수 있었다. 본 알고리즘에 대한 자세한 정보는 http://jade.cs.pusan.ac.kr/~autogrid에 정리되어 있다.

• 한국산학기술학회논문지
• /
• 제18권1호
• /
• pp.21-31
• /
• 2017

본 논문에서는 Zynq SoC 플랫폼을 사용하여 노이즈 영상의 경계선 검출 및 노이즈 감소를 위한 부분 재구성 시스템을 설계한다. 실시간 1080p 영상 시퀀스의 처리를 위한 높은 연산량을 제공하기 위해 재구성이 가능한 Programmable Logic 영역을 사용하고 하드웨어 필터를 구현한다. 또한 하드웨어 필터들은 부분 재구성 가능한 영역을 활용한 자동 재구성 기능을 통해 제한된 환경의 임베디드 시스템에서 더욱 더 효과적으로 하드웨어 자원 활용을 가능하게 한다. 주어진 한계점을 넘는 잡음을 포함한 입력 영상의 경우 적응적 노이즈 제거를 위한 필터링 연산을 하드웨어에 자동 재구성하여 수행함으로써 제안된 시스템은 향상된 경계선 검출 결과를 보여 주고 있다. 제안 하는 시스템을 사용하여 영상 시퀀스의 잡음 밀도에 따라 영상 처리 필터의 bitstream이 스스로 재구성 되었을 때 경계선 검출의 정확도에 대한 결과가 향상된 것을 (14~20배 PFOM) 구현 결과에서 보여 준다. 또한, ZyCAP을 사용하여 구현 한 경우 2.1배 빠르게 부분 재구성함을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제18권4호
• /
• pp.11-18
• /
• 2011

3차원 칩 적층 접합에 사용하기 위한 Cu-Cu 금속 저온 접합 공정을 위하여 접합 온도 및 플라즈마 표면 전처리에 따른 열 압착 접합을 수행 하였다. 4점굽힘시험과 CCD 카메라를 이용하여 Cu 접합부의 정량적인 계면접착에너지를 평가하였다. 접합 온도 $250^{\circ}C$, $300^{\circ}C$, $350^{\circ}C$에서 각각 $1.38{\pm}1.06$(상한값), $7.91{\pm}0.27$(하한값), $10.36{\pm}1.01$(하한값) $J/m^2$으로 접합온도 $300^{\circ}C$ 이상에서 계면접착에너지 5 $J/m^2$ 이상의 값을 얻었다. 접합 온도 $300^{\circ}C$ 이하 낮은 온도에서 접합하기 위해 Cu-Cu 열 압착 접합 전 Ar+$H_2$ 플라즈마로 $200^{\circ}C$에서 2분간 표면 전처리 후 $250^{\circ}C$ 조건에서 열 압착 접합할 경우 계면접착에너지 값이 $6.59${\pm}0.03$(하한값) $J/m^2$로 표면 전 처리하지 않은 시험편에 비해 접합 특성이 크게 증가 하였다.

• 대한전자공학회논문지SD
• /
• 제41권12호
• /
• pp.59-65
• /
• 2004

적외선 소자로부터 생성되는 신호의 잡음 특성의 향상, 즉 좋은 영상을 얻기 위해서 적외선 영상신호 취득회로(ROIC)에서는 안정적인 기준 전압원이 필요하다. 본 논문은 극저온인 77K에서 동작하는 적외선 영상신호 취득회로(readout integrated circuit)를 위한 밴드갭 회로를 처음으로 제작한 후 측정, 평가하여 그 실용 가능성을 입증하고 있다. 밴드갭 회로는 대표적인 전압 기준회로로서 기존에 발표된 대부분의 밴드갭 회로는 실온에서 동작하는 것이며, 액체질소 온도 77K에서는 그 특성이 적합하지 않다. 본 논문에서는 극저온에서 동작하는 밴드갭 회로 설계를 위하여, 그에 맞는 회로를 선택하여 온도변화에 따른 사용되는 소자들의 파라미터에 대한 이론정립을 통한 그것의 특성을 살펴보고, 이러한 특성들을 고려하여 저온동작에 적합도록 하였다. 이 회로는 Hynix 0.6um standard CMOS 공정을 통해서 제작되었으며, 측정된 출력전압($V_{out}$)은 60K에서 110K까지 1.0396$\pm$0.0015V로서 기존의 실온에 동작하던 밴드갭 회로보다 더 높은 안정도를 보여주었다.