• 제목/요약/키워드: adder

검색결과 315건 처리시간 0.028초

다치 논리를 이용한 연산기 구현 (Implementation of Arithmetic Processor Using Multi-Valued Logic)

  • 양대영;김휘진;박진우;송홍복
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 1998년도 춘계종합학술대회
    • /
    • pp.338-341
    • /
    • 1998
  • This paper presents CMOS full adder design method based on carry-propagation-free addition trees and a circuit technique, so called multiple-valued current-nude(MVCM) circuits. The carry-propagation-free addition method uses a redundant digit sets called redundant positive-digit number representations. The carry-propagation-free addition is by three steps, and the adder can be designed directly and efficiently from the algorithm using WVCM circuit, Also Multiplier can be designed by these adder. We demonstrate the effectiveness of the proposed method through simulation(SPICE).

  • PDF

에지완료 검출을 이용한 클럭이 없는 CMOS 웨이브파이프라인 덧셈기 설계 (CMOS Clockless Wave Pipelined Adder Using Edge-Sensing Completion Detection)

  • 안용성;강진구
    • 전기전자학회논문지
    • /
    • 제8권2호
    • /
    • pp.161-165
    • /
    • 2004
  • 본 논문은 CMOS 에지 완료검출 신호를 이용하여 8bit 웨이브파이프라인 덧셈기를 설게하였다. 이 구조는 클럭이 필요 없이 동작한다. 에지감지후 신호완료를 검출하는 알고리즘회로는 센서회로와 래치로 구성되어있다. 제안하는 구조를 이용하여 8bit 덧셈기의 출력이 거의 같은 시간에 만들어 지도록 정렬된다. 시뮬레이션에서 0.35um CMOS 공정을 사용하여 3.3V 공급전압으로 1GHz 동작을 확인하였다.

  • PDF

ENMODL을 이용한 32 비트 CLA 설계 (Design of 32-bit Carry Lookahead Adder Using ENMODL)

  • 김강철;이효상;송근호;서정훈;한석붕
    • 한국정보통신학회논문지
    • /
    • 제3권4호
    • /
    • pp.787-794
    • /
    • 1999
  • 본 논문에서는 기존의 동적 CMOS 논리회로보다 동작속도가 타르고 면적이 작은 새로운 EMMODL (enhanced NORA MODL)의 설계방법을 제시하고, 이를 이용하여 32 비트 CLA(carry lookahead adder)를 구현하였다. 제안된 회로는 MODL(multiple output domino logic)의 출력 인버터를 제거하여 면적을 줄이고 동작속도를 증가시킬 수 있다. 0.8um 이중금속 CMOS 공정으로 구현된 CLA는 시차문제가 발생하지 않았고, 3.9nS 이내에 32 비트 연산이 가능하였다.

  • PDF

전류모드 CMOS에 의한 3치 가산기 및 승산기의 구현 (Implementation of Ternary Adder and Multiplier Using Current-Mode CMOS)

  • 성현경
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
    • /
    • pp.142-144
    • /
    • 2006
  • In this paper, the Ternary adder and multiplier are implemented by current-mode CMOS. First, we implement the ternary T-gate using current-mode CMOS which have an effective availability of integrated circuit design. Second, we implement the circuits to be realized 2-variable ternary addition table and multiplication table over finite fields GF(3) with the ternary T-gates. Finally, these operation circuits are simulated by Spice under $1.5{\mu}m$ CMOS standard technology, $1.5{\mu}m$ unit current, and 3.3V VDD voltage. The simulation results have shown the satisfying current characteristics. The ternary adder and multiplier implemented by current-mode CMOS are simple and regular for wire routing and possess the property of modularity with cell array.

  • PDF

Low-Swing CVSL 전가산기를 이용한 저 전력 8$\times$8 비트 병렬 곱셈기 설계 (Design of a Low-Power 8$\times$8 bit Parallel Multiplier Using Low-Swing CVSL Full Adder)

  • 강장희;김정범
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2005년도 심포지엄 논문집 정보 및 제어부문
    • /
    • pp.144-147
    • /
    • 2005
  • This paper is proposed an 8$\times$8 bit parallel multiplier for low power consumption. The 8$\times$8 bit parallel multiplier is used for the comparison between the proposed Low-Swing CVSL full adder with conventional CVSL full adder. Comparing tile previous works, this circuit is reduced the power consumption rate of 8.2% and the power-delay-product of 11.1%. The validity and effectiveness of the proposed circuits are verified through the HSPICE under Hynix 0.35$\{\mu}m$ standard CMOS process.

  • PDF

Bootstrapped CMOS Differential Logic 기술을 채용한 Near-$V_{TH}$ Supply에서 동작하는 64-Bit Adder 설계 (Near-$V_{TH}$ Supply 64-Bit Adder using Bootstrapped CMOS Differential Logic)

  • 오재혁;정병화;공배선
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2008년도 하계종합학술대회
    • /
    • pp.581-582
    • /
    • 2008
  • This paper describes novel bootstrapped CMOS differential logic family operating at near-Vth supply voltage. The proposed logic family provides improved switching speed by utilizing voltage bootstrapping for the supply voltage approaching device thresholds. The circuit is configured as differential structure having single bootstrapping capacitor, minimizing area overhead and providing complete logic composition capability. A 64-bit adder designed using the proposed technique in a 0.18um CMOS process provides up to 79% improvement in terms of power-delay product as compared to the conventional adder designed with DCVS.

  • PDF

전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계 (Design of a Full-Adder Using Current-Mode Multiple-Valued Logic CMOS Circuits)

  • 원영욱;김종수;김정범
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 A
    • /
    • pp.275-278
    • /
    • 2003
  • This paper presents a full-adder using current-mode multiple valued logic CMOS circuits. This paper compares propagation delay, power consumption, and PDP(Power Delay Product) compared with conventional circuit. This circuit is designed with a samsung 0.35um n-well 2-poly 3-metal CMOS technology. Designed circuits are simulated and verified by HSPICE. Proposed full-adder has 2.25 ns of propagation delay and 0.21 mW of power consumption.

  • PDF

A Study on Constructing Highly Adder/multiplier Systems over Galois Felds

  • Park, Chun-Myoung
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 ITC-CSCC -1
    • /
    • pp.318-321
    • /
    • 2000
  • This paper propose the method of constructing the highly efficiency adder and multiplier systems over finite fie2, degree of uk terms, therefore we decrease k into m-1 degree using irreducible primitive polynomial. We propose two method of control signal generation for perform above decrease process. One method is the combinational logic expression and the other method is universal signal generation. The proposed method of constructing the highly adder/multiplier systems is as following. First of all, we obtain algorithms for addition and multiplication arithmetic operation based on the mathematical properties over finite fields, next we construct basic cell of A-cell and M-cell using T-gate and modP cyclic gate. Finally we construct adder module and multiplier module over finite fields after synthesize ${\alpha}$$\^$k/ generation module and control signal CSt generation module with A-cell and M-cell. Then, we propose the future research and prospects.

  • PDF

최적 알고리즘을 이용한 64비트 CLSA 가산기 설계 (On the design of 64bit CLSA adder using the optimized algorithm)

  • 이영훈;김상수
    • 한국컴퓨터정보학회논문지
    • /
    • 제4권3호
    • /
    • pp.47-52
    • /
    • 1999
  • 마이크로 프로세서와 DSP(Digital Signal Process)의 성능에 매우 중요한 역할을 하는 가산기는 어떠한 캐리 생성 방식을 적용하느냐에 따라 그 성능이 크게 좌우된다. 이에 본 논문에서는 연산속도 면에서 우수한 캐리 륵어헤드 방식(Carry Look-ahead Algorithm)과 면적 면에서 우수한 캐리 선택 방식(Carry Select Algorithm)을 이용하였으며, 이 두 방식의 최적조합을 적용하여 고속 64비트 가산기를 설계하였다. 따라서 본 논문은 연산속도와 면적을 모두 개선한 최적의 CLSA(Carry Look-ahead Select Adder) 방식을 제안하였으며. 시뮬레이션을 통하여 설계된 회로의 우수성을 입증하였다.

정수 선형 프로그래밍을 이용한 혼합 가산기 구조의 최적 설계 (Optimal Design for Heterogeneous Adder Organization Using Integer Linear Programming)

  • 이덕영;이정근;이정아;이상민
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제34권8호
    • /
    • pp.327-336
    • /
    • 2007
  • 비용 효과가 좋은 디지털 시스템을 설계하기 위하여, 트랜지스터 수준부터 RTL 수준까지 최적화를 위한 다양한 설계 방법이 연구되어 왔다. 가산기는 디지털 시스템에서 가장 기본적인 산술연산을 수행하는 필수 회로로서, 전체 시스템의 성능에 영향을 줄 수 있다. 본 논문에서는 최적의 가산기를 설계하기 위하여 상위수준에서 연구하였다. 결과로 혼합 가산기 구조를 제안하고 이를 정수 선형 프로그래밍(ILP: integer liner programming)을 이용해 수학적으로 모델링한다. 혼합 가산기 구조는 다양한 캐리 전달 방식을 가진 가산기 블록을 선형적으로 연결한 구조로서, 사용된 가산기 블록의 종류와 개수에 따라 다양한 가산기 조합이 발생한다. 이러한 조합에 의해 확장된 가산기의 설계공간을 탐색함으로써, 단일 타입의 가산기만을 고려한 것보다 나은 최적의 가산기를 설계할 수 있다. 제안한 혼합 가산기 구조와 ILP를 이용한 최적화 기법은 연산시간과 회로면적 등의 특성이 다른 가산기 IP(intellectual property)들을 비트 수준에서 재합성하기 때문에, 보다 미세한 수준에서 최적화를 수행할 수 있다.