• 핵의학기술
• /
• 제19권2호
• /
• pp.55-62
• /
• 2015

PET/CT 검사 시 피폭 선량 감소를 위한 방법들이 지속적으로 개발되고 있다. 본 논문에서는 사용자에 의해 parameter 변경이 가능한 3가지 방법인 automatic exposure control(AEC), automated dose-optimized selection of X-ray tube voltage(CAREkV), sinogram affirmed iterative reconstruction(SAFIRE) 적용 시 각 방법의 적용 시와 3가지 방법의 조합에 따른 피폭선량 감소효과와 영상의 질 그리고 SUV 변화 유무를 평가하였다. Bograph mCT64 (Siemens, Germany)장비를 사용하여 anthropomorphic head, chest, pelvis phantom을 torso 모형으로 접합하여 스캔하였다. 120 kV, 40 mAs 조건으로 AEC의 적용 유무와 120 kV, 40 mAs AEC 조건으로 CAREkV의 적용 유무에 따른 피폭 선량 감소 효과를 평가 하였다. 120 kV, 25 mAs SAFIRE 조건에서 영상을 획득하여 120 kV, 40 mAs SAFIRE 미적용 시 대비 노이즈와 피폭선량 감소효과가 평가되었다. 120 kV, 40 mAs AEC 적용, 120 kV, 25 mAs 3가지 방법의 조합 조건으로 AAPM perfomance, anthropomorphic, IEC body phantom을 스캔하여 노이즈, 공간 분해능, 피폭선량 감소효과 그리고 PET SUV의 변화 유무를 평가하였다. AEC 적용 시, 미적용 대비 CTDIvol 50.52%, DLP 50.62% 감소하였다. CAREkV 적용 시 100 kV가 적용됨에 따라 mAs가 61.5% 증가하였으나 CTDI 6.2%, DLP 5.5% 감소하였다. Reference mAs를 낮게 지정할수록, strength값을 높게 지정할수록 피폭선량 감소 효과는 증가하였다. SAFIRE의 경우 40 mAs에서 25 mAs로 tube current를 37.5% 감소시켰음에도 불구하고 mean SD 2.2%, DLP 38% 감소하였다. AAPM phantom에서는 3가지 방법의 조합 시 AEC 대비 SD는 5.17% 감소하였으며 공간 분해능의 경우 유의한 차이가 없었다. Torso phantom의 경우 3가지 조합에서 AEC 대비 mean SD 6.7% 증가, DLP 36.9% 감소하였으며 IEC phantom 실험에서 PET SUV는 통계적으로 유의한 차이가 없었다(P>0.05). 본 논문에서 CT선량 감소를 위한 각 방법들 모두 피폭 선량 감소 효과를 보였으며 3가지 방법의 조합을 통하여 화질 저하와 PET SUV 변화 없이 AEC만 적용 시 대비 36.9%의 선량감소 효과가 있는 것으로 나타났다. 선량 감소 방법들의 최적화를 통하여 환자 피폭선량 저감화를 위한 지속적인 노력이 필요하며 특히 방사선 감수성이 높은 소아 환자에 적극적으로 적용되어야 할 것으로 사료된다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.60-68
• /
• 2009

본 논문에서는 HDTV와 같이 고해상도 및 고속의 동작을 동시에 요구하는 고화질 영상시스템 응용을 위한 10비트 200MS/s 65nm CMOS ADC를 제안한다. 제안하는 ADC는 고속 동작에서 저 전력 소면적 구현에 적합한 4단 파이프라인 구조를 기반으로 설계되었으며, 입력단 SHA 회로에서는 1.2V의 낮은 단일 전원 전압에서도 높은 입력 신호를 처리하기 위해 4개의 커패시터를 기반으로 설계하여 $1.4V_{p-p}$의 입력 신호를 ADC 내부 회로에서는 $1.0V_{p-p}$으로 낮추어 사용할 수 있도록 하였다. 또한 높은 전압이득을 갖는 증폭기를 필요로 하는 SHA와 MDAC1은 출력 임피던스가 감소하는 65nm CMOS 공정의 제약 사항을 극복하기 위해 통상적인 2단 증폭기 대신 3단 증폭기 구조를 기반으로 설계하였으며 200MS/s 높은 동작 속도를 고려하여 RNMC 및 multipath 주파수 보상기법을 추가하여 설계하였다. 전력 소모 최소화를 위해 스위치 기반의 바이어스 전력최소화 기법을 sub-ranging flash ADC에 적용하였고, 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 시스템 응용에 따라 선택적으로 사용할 수 있도록 하였다. 제안하는 시제품 ADC는 65nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.19LSB, 0.61LSB 수준을 보이며, 동적 성능으로는 150MS/s와 200MS/s의 동작 속도에서 각각 54.4dB, 52.4dB의 SNDR과 72.9dB 64.8dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.76mm^2$이며, 1.2V 전원 전압과 200MS/s의 동작 속도에서 75.6mW의 전력을 소모한다.

• 전자공학회논문지
• /
• 제52권9호
• /
• pp.63-73
• /
• 2015

본 논문에서는 특별한 보정기법 없이 채널 간 오프셋 부정합 문제를 최소화한 2채널 time-interleaved (T-I) 구조의 10비트 120MS/s 파이프라인 SAR ADC를 제안한다. 제안하는 ADC는 4비트-7비트 기반의 2단 파이프라인 구조 및 2채널 T-I 구조를 동시에 적용하여 전력소모를 최소화하면서 빠른 변환속도를 구현하였다. 채널 간에 비교기 및 잔류전압 증폭기 등 아날로그 회로를 공유함으로써 일반적인 T-I 구조에서 선형성을 제한하는 채널 간 오프셋 부정합 문제를 추가적인 보정기법 없이 최소화할 뿐만 아니라 전력소모 및 면적을 감소시켰다. 고속 동작을 위해 SAR 로직에는 범용 D 플립플롭 대신 TSPC D 플립플롭을 사용하여 SAR 로직에서의 지연시간을 최소화하면서 사용되는 트랜지스터의 수도 절반 수준으로 줄임으로써 전력소모 및 면적을 최소화하였다. 한편 제안하는 ADC는 기준전압 구동회로를 3가지로 분리하여, 4비트 및 7비트 기반의 SAR 동작, 잔류전압 증폭 등 서로 다른 스위칭 동작으로 인해 발생하는 기준전압 간섭 및 채널 간 이득 부정합 문제를 최소화하였다. 시제품 ADC는 고속 SAR 동작을 위한 높은 주파수의 클록을 온-칩 클록 생성회로를 통해 생성하였으며, 외부에서 duty cycle을 조절할 수 있도록 설계하였다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.69LSB, 0.77LSB이며, 120MS/s 동작속도에서 동적 성능은 최대 50.9dB의 SNDR 및 59.7dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.36mm^2$이며, 1.1V 전원전압에서 8.8mW의 전력을 소모한다.

• 한국방사선학회논문지
• /
• 제6권6호
• /
• pp.455-464
• /
• 2012

본 연구는 일반 X선 검사에서 CR 시스템을 이용한 환자의 근사적 피폭 선량을 평가할 수 있는 실험적 모델을 제시하고 저선량 영역에서 의료 피폭에 대한 방어의 최적화 조건으로 환자의 선량 권고량(diagnostic reference level. DRL)을 비교하고자 하였다. 이를 위하여 기준선량계와 광자극발광선량계(optically stimulated luminescence dosimeters. OSLDs)를 이용하여 관전압(kVp) 및 관전류 노출시간의 곱(mAs)에 따른 입사표면선량(entrance surface dose. ESD)을 교차 측정하였으며 CR 시스템에서 각 노출 조건에 대한 Hounsfield unit (HU) scale을 측정하여 ESD와 HU 스케일에 대한 특성 관계를 이용하여 근사적 피폭 선량을 구하였다. 또한 임상적으로 적용 가능한지를 알기 위하여 두부, 경부, 흉부, 복부, 골반부 노출 조건으로 물 팬텀에 모사하여 피폭 선량을 구하였다. 결과적으로 두 선량계의 평균 ESD는 각각 2.10, 2.01, 1.13, 2.97, 1.95 mGy 이었으며 CR 영상에서 측정한 HU 스케일은 각각 $3,276{\pm}3.72$, $3,217{\pm}2.93$, $2,768{\pm}3.13$, $3,782{\pm}5.19$, $2,318{\pm}4.64$ 이었다. 이 때 ESD와 HU 스케일에 대한 특성 관계를 이용하여 근사적으로 구한 ESD는 각각 2.16, 2.06, 1.19, 3.05, 2.07 mGy이었으며 평균 측정값과 근사적으로 구한 ESD의 오차는 3% 미만으로 영상의학 분야의 측정 오차 5%를 감안한다면 신뢰할 수 있는 오차 범위라 할 수 있었다. 결론적으로 CR 시스템을 이용한 일반 X선 검사에서 환자의 피폭 선량을 근사적으로 평가할 수 있는 새로운 실험적 모델을 제시하였으며 CR 검사뿐 만 아니라 디지털 방사선촬영(digital radiography. DR) 시스템 및 필름-증감지 시스템에 적용 가능할 것으로 판단되었다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.37-47
• /
• 2006

본 논문에서는 Digital Video Broadcasting (DVB), Digital Audio Broadcasting (DAB) 및 Digital Multimedia Broadcasting (DMB) 등과 같이 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 무선 통신 시스템을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서 동시에 면적 및 전력 소모를 최소화하기 위해 2단 파이프라인 구조를 사용하였으며, 스위치 기반의 바이어스 전력 최소화 기법(switched-bias power reduction technique)을 적용하여 전체 전력 소모를 최소화하였다. 입력단 샘플-앤-홀드 증폭기는 낮은 문턱전압을 가진 트랜지스터로 구성된 CMOS 샘플링 스위치를 사용하여 10비트 이상의 해상도를 유지하면서, Nyquist rate의 4배 이상인 60MHz의 높은 입력 신호 대역폭을 얻었으며, 전력소모를 최소화하기 위해 1단 증폭기를 사용하였다. 또한, Multiplying D/A 변환기의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 사용하여 바이어스 전류를 제어함으로써 10비트의 해상도에서 응용 분야에 따라서 25MS/s 뿐만 아니라 10MS/s의 동작 속도에서 더 낮은 전력 사용이 가능하도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며 측정된 최대 DNL 및 INL은 각각 0.42LSB 및 0.91LSB 수준을 보인다. 또한, 25MS/s 및 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56dB, 65dB이고, 전력 소모는 1.2V 전원 전압에서 각각 4.8mW, 2.4mW이며 제작된 ADC의 칩 면적은 $0.8mm^2$이다.

• 한국방사선학회논문지
• /
• 제17권4호
• /
• pp.489-495
• /
• 2023

방사선 방어시설은 진단용 방사선 발생장치가 설치되어 있는 장소에 구축되어 환자, 방사선 작업 종사자 등의 피폭을 방지한다. 본 연구에서는 이러한 방사선 방어시설의 주 재료인 납에 대해 최대관전압별 차폐 두께의 경향성을 몬테칼로 시뮬레이션과 실측을 통해 비교 검증하고자 한다. 몬테칼로 시뮬레이션 코드 중 Monte Carlo N-Particle 6를 활용하였으며 해당 시뮬레이션 상에 모사한 납 차폐 구조도는 선원과 납 시트 사이의 거리는 100 cm, 조사야 크기는 10 × 10 cm²이며 관전압은 80, 100, 120, 140 kVp로 설정하였다. 각 관전압별 에너지 스펙트럼을 산출하여 시뮬레이션에 적용하였다. 80, 100, 120, 140 kVp별 각각 50, 70, 90, 95% 차폐율을 보이는 납 두께를 산출하였다. 80 kVp에서 각 차폐율에 해당하는 두께는 각각 0.03, 0.08, 0.2 1, 0.33 mm이며, 100 kVp에서는 0.05, 0.12, 0.30, 0.50 mm, 120 kVp에서는 0.06, 0.14, 0.38, 0.56 mm, 140 kV p에서는 0.08, 0.16, 0.42, 0.61 mm로 나타났다. 산출된 납 두께에 대해 실측을 진행하였으며 사용된 방사선 발생장치는 GE Healthcare 사의 Discovery XR 656이며 선량계측기의 경우 IBA 사의 MagicMax이다. 실측결과 80 kVp에서 각 두께별 차폐율은 43.56, 70.33, 89.85, 93.05%였으며 100 kVp에서는 52.49, 72.26, 86.31, 92.17%, 120 kVp에서는 48.26, 71.18, 87.30, 91.56%, 140 kVp에서는 50.45, 68.75, 89.95, 91.65%.로 나타났다. 시뮬레이션과 실측을 비교한 결과 두 값의 차이가 평균 약 3% 이내로 작은 것으로 확인되었다. 본 연구의 결과는 몬테칼로 시뮬레이션의 신뢰성을 검증함과 동시에 향후 방사선 방어시설의 구축에 있어 기초 데이터로 활용될 수 있을 것으로 사료된다.

• ETRI Journal
• /
• 제38권4호
• /
• pp.675-684
• /
• 2016

This paper demonstrates the effect of fluoride-based plasma treatment on the performance of $Al_2O_3/AlGaN/GaN$ metal-insulator-semiconductor heterostructure field effect transistors (MISHFETs) with a T-shaped gate length of $0.20{\mu}m$. For the fabrication of the MISHFET, an $Al_2O_3$ layer as a gate dielectric was deposited using atomic layer deposition, which greatly decreases the gate leakage current, followed by the deposition of the silicon nitride layer. The silicon nitride layer on the gate foot region was then selectively removed through a reactive ion etching technique using $CF_4$ plasma. The etching process was continued for a longer period of time even after the complete removal of the silicon nitride layer to expose the $Al_2O_3$ gate dielectric layer to the plasma environment. The thickness of the $Al_2O_3$ gate dielectric layer was slowly reduced during the plasma exposure. Through this plasma treatment, the device exhibited a threshold voltage shift of 3.1 V in the positive direction, an increase of 50 mS/mm in trans conductance, a degraded off-state performance and a larger gate leakage current compared with that of the reference device without a plasma treatment.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.55-64
• /
• 2006

본 설계에서는 무선 랜 등 최첨단 무선 통신 및 고급영상 처리 시스템과 같이 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템 응용을 위해 기존의 보정기법을 사용하지 않는 14b 70MS/s 0.13um CMOS A/D 변환기(Analog-to-Digital Converts- ADC)를 제안한다. 제안하는 がU는 중요한 커패시터 열에 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법으로 소자 부정합에 의한 영향을 최소화하였고, 3단 파이프라인 구조로 고해상도와 높은 신호처리속도와 함께 전력 소모 및 면적을 최적화하였다. 입력 단 SHA 회로에는 Nyquist 입력에서도 14비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 (gate-bootstrapping) 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 14비트에 필요한 높은 DC전압 이득을 얻음과 동시에 충분한 위상 여유를 갖도록 하였으며, 최종 단 6b flash ADC에는 6비트 정확도 구현을 위해 2단 오픈-루프 오프셋 샘플링 기법을 적용하였으며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um CMOS 공정으로 요구되는 2.5V 전원 전압 인가를 위해 최소 채널길이는 0.35um를 사용하여 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 0.65LSB, 1.80LSB의 수준을 보이며, 70MS/s의 샘플링 속도에서 최대 SNDR 및 SFDR은 각각 66dB, 81dB를 보여준다. 시제품 ADC의 칩 면적은 $3.3mm^2$이며 전력 소모는 2.5V 전원 전압에서 235mW이다.

• 전기전자학회논문지
• /
• 제13권4호
• /
• pp.63-68
• /
• 2009

본 논문에서는 CCD 이미지 센서용 PMIC를 제안한다. CCD 이미지 센서는 온도에 민감하다. 일반적으로 낮은 효율을 갖는 PMIC에 의해 열이 발생된다. 발생된 열은 CCD 이미지 센서의 성능에 영향을 미치므로 높은 효율을 갖는 PMIC를 사용함으로써 최소화 시켜야 한다. 고효율의 PMIC개발을 위해 입력단은 동기식 step down DC-DC컨버터로 설계하였다. 제안한 PMIC의 입력범위는 5V~15V이고 PWM 제어방식을 사용하였다. PWM 제어회로는 삼각파 발생기, 밴드갭 기준 전압회로, 오차 증폭기, 비교기로 구성된다. 삼각파 발생기는 1.2MHz의 발진 주파수를 가지며, 비교기는 2단 연산 증폭기로 설계되었다. 오차 증폭기는 40dB의 DC gain과 $77^{\circ}$ 위상 여유를 갖도록 설계하였다. step down DC-DC 컨버터의 출력은 Charge pump의 입력으로 연결된다. Charge pump의 출력은 PMIC의 출력단인 LDO의 입력으로 연결된다. PWM 제어회로와 Charge pump 그리고 LDO로 구성된 PMIC는 15V, -7.5V, 5V, 3.3V의 출력전압을 갖는다. 제안한 PMIC는 0.35um 공정으로 설계하였다.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.40-48
• /
• 2013

본 논문에서는 0.18um CMOS(1P6M) 공정을 이용하여 무인차량용 단거리 라이다 시스템을 위한 멀티채널 트랜스임피던스 증폭기(TIA) 어레이 회로를 구현하였다. 트랜스임피던스 증폭기 어레이 구조는 전압모드 $4{\times}4$ 채널 Inverter TIA 어레이와 전류모드 $4{\times}4$ 채널 Common-Gate(CG) TIA 어레이 두 가지를 설계했으며, 전체적으로 $4{\times}8$의 32-채널을 갖도록 설계하였다. 먼저, Inverter TIA는 피드백 저항을 가진 Inverter 입력구조와 CML 출력버퍼단으로 구성되어 있으며, 저잡음 및 저전력 특성뿐 아니라, virtual ground를 갖도록 설계함으로써 DC 전류조절이 가능하여 이득과 출력 임피던스 컨트롤이 가능하도록 하였다. 또한, CG-TIA는 on-chip bandgap reference로부터 bias 전압을 이용하고, 소스팔로워 출력버퍼를 사용하여 고주파수 이득을 높였으며, 기본적인 구조 상 CG-TIA는 채널당 칩 면적이 Inverter TIA에 비해 1.26배 작게 설계되었다. 포스트 레이아웃 시뮬레이션 결과, 제안한 Inverter TIA 어레이는 각 채널당 57.5-dB${\Omega}$ 트랜스임피던스 이득, 340-MHz 대역폭, 3.7-pA/sqrt(Hz) 평균 잡음전류 스펙트럼 밀도, 및 2.84-mW (16채널 45.4-mW) 전력소모를 가졌다. CG-TIA 어레이는 채널당 54.5-dB${\Omega}$ 트랜스임피던스 이득, 360-MHz 대역폭, 9.17-pA/sqrt(Hz) 평균 잡음전류 스펙트럼 밀도, 4.24-mW (16채널 67.8-mW) 전력소모를 가졌다. 단, 펄스 시뮬레이션 결과, CG-TIA 어레이가 200-500-Mb/s 동작속도에서 훨씬 깨끗하게 구분 가능한 출력펄스를 보였다.