• 센서학회지
• /
• 제27권2호
• /
• pp.93-98
• /
• 2018

In this paper, an energy-efficient 11.49-bit successive approximation register (SAR) capacitance-to-digital converter (CDC) for capacitive sensors with a figure of merit (FoM) of 31.6 pJ/conversion-step is presented. The CDC employs a SAR algorithm to obtain low power consumption and a simplified structure. The proposed circuit uses a capacitive sensing amplifier (CSA) and a dynamic latch comparator to achieve parasitic capacitance-insensitive operation. The CSA adopts a correlated double sampling (CDS) technique to reduce flicker (1/f) noise to achieve low-noise characteristics. The SAR algorithm is implemented in dual operating mode, using an 8-bit coarse programmable capacitor array in the capacitance-domain and an 8-bit R-2R digital-to-analog converter (DAC) in the charge-domain. The proposed CDC achieves a wide input capacitance range of 29.4 pF and a high resolution of 0.449 fF. The CDC is fabricated in a $0.18-{\mu}m$ 1P6M complementary metal-oxide-semiconductor (CMOS) process with an active area of 0.55 mm2. The total power consumption of the CDC is $86.4{\mu}W$ with a 1.8-V supply. The SAR CDC achieves a measured 11.49-bit resolution within a conversion time of 1.025 ms and an energy-efficiency FoM of 31.6 pJ/step.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.88-90
• /
• 2012

본 논문은 rail-to-rail 입력 범위를 가지는 10-bit 10-MS/s 비동기 축차근사형 (SAR: successive approximation register) 아날로그-디지털 변환기 (ADC: analog-to-digital converter)를 제안한다. 제안된 SAR ADC는 커패시터 디지털-아날로그 변환기 (DAC: digital-to-analog converter), SAR 로직, 그리고 비교기로 구성된다. 외부에서 공급되는 클럭의 주파수를 낮추기 위해 SAR 로직과 비교기에 의해 비동기로 생성된 내부 클럭을 사용한다. 또한 높은 해상도를 구현하기 위해 오프셋 보정기법이 적용된 시간-도메인 비교기를 사용한다. 면적과 전력소모를 줄이기 위해 분할 캐패시터 기반 차동DAC를 사용한다. 설계된 비동기 SAR ADC는 0.18-um CMOS 공정에서 제작되며, core 면적은 $420{\times}140{\mu}m^2$이다. 1.8 V의 공급전압에서 0.818 mW의 전력 소모와 91.8 fJ/conversion-step의 FoM을 가진다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제39권3호
• /
• pp.286-291
• /
• 2015

Nd:YAG 레이저의 출력조절을 위하여 LLC 공진 컨버터를 사용하였다. ZVS(Zero Voltage Switching) 방식을 LLC 공진형 컨버터에 적용함으로써 스위칭 손실을 최소화하였다. 금속박막의 점용접과 같은 레이저가공에 있어서 단일 펄스에 대한 출력에너지가 가공특성을 결정하므로, 적절한 목표출력으로 단일펄스 당 50 [J]로 결정하였다. 따라서 레이저 출력은 출력전류를 변화시켜가면서 측정하고 분석하였다. 이 때, 전류는 커패시터의 충전전압의 크기에 따라 변한다. 이러한 결과로부터 충전 커패시터의 용량 12,000 [${\mu}F$], 반복율이 1 [Hz]일 때, 방전전압 620 [V], 방전전류 861 [A]에서 58.2 [J]의 레이저빔 최대 출력을 얻음으로써 전기에너지 입력에 대한 레이저빔 출력에너지 변환효율은 2.52%를 달성하였다.

• Journal of Power Electronics
• /
• 제12권1호
• /
• pp.88-97
• /
• 2012

This paper presents a method for the digital control of a high power factor AC/DC converter employing the power balance control technique to achieve a fast response of the output voltage control. To avoid the effects of an output voltage ripple in the voltage control loop, the average output voltage is sampled and used as a feedback signal for the output voltage controller. The proposed control technique was verified by simulations using MATLAB/Simulink and its implementation was realized by a dsPIC30F4011 digital signal processor to control a CUK topology AC/DC converter with a 48V output voltage and a 250 W output power. The experimental results agree with the simulation results. The proposed control technique achieves a fast transient response with a lower line current distortion than is achieved when using a conventional proportional-integral controller and the power balance control technique with the conventional sampling method.

• 센서학회지
• /
• 제6권3호
• /
• pp.194-199
• /
• 1997

자기센서가 전압이나 전류의 형태 그대로 출력되는 경우에 발생되는 잡음 유입 및 전압 손실 문제를 개선하기 위하여 소자부는 CMOS공정을 이용하여, 포화영역에서 동작하는 2 drain의 MAGFET을 설계 제작하고, 연산증폭기를 이용한 I-V변환회로, VCO(Voltage Controlled Oscillator)를 만들고 Schmitt trigger에 의한 주파수(Pulse) 변환회로의 시스템부를 하이브릿드 IC로 구성하여 packaging했다. 이 때 자기센서 절대감도는 1.9 V/T, 적감도는 $3.2{\times}10^{4}\;V/A{\cdot}T$ 이었으며 190 kHz/T의 안정된 출력 주파수 특성을 얻을 수 있었다.

• Journal of Power Electronics
• /
• 제11권4호
• /
• pp.533-541
• /
• 2011

The redundant operation of a parallel AC to DC converter via a serial communication bus is presented. The proposed system consists of three isolated CUK power factor correction modules. The controller for each converter is a dsPIC30F6010 microcontroller while a RS485 communication bus and the clock signal are used for synchronizing the data communication. The control strategy of the redundant operation relies on the communication of information among each of the modules, which communicate via a RS485 serial bus. This information is received from the communication checks of the converter module connected to the system to share the load current. Performance evaluations were conducted through experimentation on a three-module parallel-connected prototype, with a 578W load and a -48V dc output voltage. The proposed system has achieved the following: the current sharing is quite good, both the transient response and the steady state. The converter modules can perform the current sharing immediately, when a fault is found in another converter module. In addition, the transient response occurs in the system, and the output voltages are at their minimum overshoot and undershoot. Finally, the proposed system has a relatively simple implementation for the redundant operation.

• 전력전자학회논문지
• /
• 제7권4호
• /
• pp.322-331
• /
• 2002

본 논문은 단상 반파 PWM 정류기와 3상 2-leg 인버터를 결합한 단상-삼상 컨버터 회로에서 전원전압의 센서를 제거하여 3상 유도전동기를 저가형으로 구동하는 방법을 제안하고자 한다. 전원전압의 센서를 제거하기 위해 전원 전류의 실측치와 제어기 내의 모델전류가 일치하도록 관측기를 구성하여 전원전압을 추정한다. 본 논문에서 제안한 기법을 사용할 경우 스위칭 소자와 센서 수를 줄이면서 직류전압 일정제어, 입력전류의 정현제어 및 단위 역률 제어가 가능하고 VVVF 교류전압을 얻을 수 있다는 장점이 있다. 3[Hp]의 3상 유도전동기의 V/f 구동에 적용한 실험결과로 제시된 알고리즘의 타당성을 검증한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 제36회 하계학술대회 논문집 B
• /
• pp.1719-1721
• /
• 2005

현재 지구 환경 오염에 관한 관심이 증가하면서, 공해가 없는 자연 에너지원에 대한 연구가 많이 진행되고 있다. 그 중에서도 태양전지 분야중 염료감응형 태양전지(DSC)는 Si계 태양전지와 비교하여 낮은 제조비용등 여러 가지 이유로 최근 많은 연구가 진행되고 있다. 따라서 DSC 발전 시스템의 효율 향상이 요구된다. 본 연구에서는 태양전지 분야 중에서 독립적인 발전설비가 필요한 도서 및 산간 지역에 전력을 안정적으로 공급할 수 있는 소형발전용의 설비로 "전압 및 전류의 피드백을 통한 DSC Cell의 독립전원의 안정화"에 관해 연구하였다. DSC Cell측의 DC입력을 받아 Boost Converter로 승압 후 Full Bridge 인버터를 사용하여 단상 220V 60Hz의 상용전원으로 변환하였다. 여기서는 32Bit 마이크로프로세서인 DSP TMS320F2812의 A/D변환기능을 이용하여 Boost Converter의 스위칭과 Full Bridge 인버터의 스위칭을 제어하였다. 특히 TMS320F2812의 RTC(Real Time Clock)를 이용하여 출력전압의 안정성 향상에 주목적을 두었다. 실험결과 출력단에서는 220V 변동범위 0.2% 주파수 60Hz의 상용전원을 얻었으며, 프로그램의 개선을 통하여 출력전압의 변동범위를 감소시켜야 될 것이다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제4권3호
• /
• pp.189-193
• /
• 2015

This paper provides the design techniques of a successive approximation register (SAR) type 12b analog-to-digital converter (ADC) for distributed maximum power point tracking (DMPPT) control in a photovoltaic system. Both a top-plate sampling technique and a $V_{CM}$-based switching technique are applied to the 12b capacitor digital-to-analog converter (CDAC). With these techniques, we can implement a 12b SAR ADC with a 10b capacitor array digital-to-analog converter (DAC). To enhance the accuracy of the ADC, a single-to-differential converted DAC is exploited with the dual sampling technique during top-plate sampling. Simulation results show that the proposed ADC can achieve a signal-to-noise plus distortion ratio (SNDR) of 70.8dB, a spurious free dynamic range (SFDR) of 83.3dB and an effective number of bits (ENOB) of 11.5b with bipolar CMOS LDMOD (BCDMOS) $0.35{\mu}m$ technology. Total power consumption is 115uW under a supply voltage of 3.3V at a sampling frequency of 1.25MHz. And the figure of merit (FoM) is 32.68fJ/conversion-step.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2009년도 IWAIT
• /
• pp.512-515
• /
• 2009

A 90-nm CMOS motion estimation (ME) processor was developed by employing dynamic voltage and frequency scaling (DVFS) to greatly reduce the dynamic power. To make full use of the advantages of DVFS, a fast ME algorithm and a small on-chip DC/DC converter were also developed. The fast ME algorithm can adaptively predict the optimum supply voltage ($V_D$) and the optimum clock frequency ($f_c$) before each block matching process starts. Power dissipation of the ME processor, which contained an absolute difference accumulator as well as the on-chip DC/DC converter and DVFS controller, was reduced to $31.5{\mu}W$, which was only 2.8% that of a conventional ME processor.