• 제목/요약/키워드: Tuning time

검색결과 846건 처리시간 0.026초

생성형 AI 기반 초기설계단계 외관디자인 시각화 접근방안 - 건축가 스타일 추가학습 모델 활용을 바탕으로 - (Generative AI-based Exterior Building Design Visualization Approach in the Early Design Stage - Leveraging Architects' Style-trained Models -)

  • 유영진;이진국
    • 한국BIM학회 논문집
    • /
    • 제14권2호
    • /
    • pp.13-24
    • /
    • 2024
  • This research suggests a novel visualization approach utilizing Generative AI to render photorealistic architectural alternatives images in the early design phase. Photorealistic rendering intuitively describes alternatives and facilitates clear communication between stakeholders. Nevertheless, the conventional rendering process, utilizing 3D modelling and rendering engines, demands sophisticate model and processing time. In this context, the paper suggests a rendering approach employing the text-to-image method aimed at generating a broader range of intuitive and relevant reference images. Additionally, it employs an Text-to-Image method focused on producing a diverse array of alternatives reflecting architects' styles when visualizing the exteriors of residential buildings from the mass model images. To achieve this, fine-tuning for architects' styles was conducted using the Low-Rank Adaptation (LoRA) method. This approach, supported by fine-tuned models, allows not only single style-applied alternatives, but also the fusion of two or more styles to generate new alternatives. Using the proposed approach, we generated more than 15,000 meaningful images, with each image taking only about 5 seconds to produce. This demonstrates that the Generative AI-based visualization approach significantly reduces the labour and time required in conventional visualization processes, holding significant potential for transforming abstract ideas into tangible images, even in the early stages of design.

A Nonlinear Sliding Mode Controller for IPMSM Drives with an Adaptive Gain Tuning Rule

  • Jung, Jin-Woo;Dang, Dong Quang;Vu, Nga Thi-Thuy;Justo, Jackson John;Do, Ton Duc;Choi, Han Ho;Kim, Tae Heoung
    • Journal of Power Electronics
    • /
    • 제15권3호
    • /
    • pp.753-762
    • /
    • 2015
  • This paper presents a nonlinear sliding mode control (SMC) scheme with a variable damping ratio for interior permanent magnet synchronous motors (IPMSMs). First, a nonlinear sliding surface whose parameters change continuously with time is designed. Actually, the proposed SMC has the ability to reduce the settling time without an overshoot by giving a low damping ratio at the initial time and a high damping ratio as the output reaches the desired setpoint. At the same time, it enables a fast convergence in finite time and eliminates the singularity problem with the upper bound of an uncertain term, which cannot be measured in practice, by using a simple adaptation law. To improve the efficiency of a system in the constant torque region, the control system incorporates the maximum torque per ampere (MTPA) algorithm. The stability of the nonlinear sliding surface is guaranteed by Lyapunov stability theory. Moreover, a simple sliding mode observer is used to estimate the load torque and system uncertainties. The effectiveness of the proposed nonlinear SMC scheme is verified using comparative experimental results of the linear SMC scheme when the speed reference and load torque change under system uncertainties. From these experimental results, the proposed nonlinear SMC method reveals a faster transient response, smaller steady-state speed error, and less sensitivity to system uncertainties than the linear SMC method.

UMTS용 수신기를 위한 저 전력 CMOS 연속-시간 시그마-델타 모듈레이터 (A Low-Power CMOS Continuous-Time Sigma-Delta Modulator for UMTS Receivers)

  • 임진업;최중호
    • 대한전자공학회논문지SD
    • /
    • 제44권8호
    • /
    • pp.65-73
    • /
    • 2007
  • 본 논문에서는 UMTS용 수신기를 위한 저 전력 CMOS 연속-시간 시그마-델타 모듈레이터에 대해 논한다. 저 전력 동작수행을 위한 연속 시간 모듈레이터의 루프 필터는 선형성이 우수하고, 튜닝 회로가 비교적 간단한 active-RC 필터로 구성하였다. 본 모듈레이터의 구조는 전력 효율을 높이기 위해 24의 OSR (Oversampling Ratio)의 3차 4비트 단일 루프로 구성하였고, 초과 루프 지연 시간에 의한 성능 저하를 방지하기 위해 반주기 지연 제환 경로를 추가하였다. 제작한 회로의 SNR, SNDR, Dynamic range는 각각 71dB, 65dB, 74dB로 측정되었다. 설계한 연속-시간 시그마-델타 모듈레이터는 0.18-um CMOS 표준공정으로 제작하였고, 1.8V의 단일 전원 전압에서 15mW의 전력을 소모한다.

단일 무선 채널에서 브로드캐스트 디스크 프로그램을 위한 지수 인덱스 기법 (An Exponential Indexing Scheme for Broadcast Disk Program in a Single Wireless Channel)

  • 박기영;정성원
    • 한국정보과학회논문지:데이타베이스
    • /
    • 제35권6호
    • /
    • pp.518-532
    • /
    • 2008
  • 모바일 환경에서는 상향링크와 하향링크의 대역특이 비대칭적이며 전력이 한정되어 있기 때문에 보다 효율적인 데이타 전송기술인 브로드캐스팅 방법이 연구되어 왔다. 브로드캐스트에서 인덱스를 사용하면 원하는 데이타가 언제 방송되는지를 알 수 있어 튜닝 시간을 줄이고, 전력의 소비를 줄일 수 있다. 지금까지 연구된 싱글 채널 인덱스 기법들은 모든 데이타 아이템이 동일한 확률로 접근되는 flat 브로드캐스트에 적합한 인덱스 기법들이다. 데이타 아이템에 대한 접근 확률이 편향되는 경우에는 멀티디스크 방송기법을 사용해야 효과적인 전송이 가능하나, 기존의 인덱스 기법들은 인덱스가 한 방송 주기 내에서 반복되어 방송되는 데이타 아이템을 가리킬 수 없기 때문에 멀티디스크 방송 기법에는 효과적이지 않다. 본 논문에서는 싱글 채널 인덱스 기법으로서 멀티디스크 방송에 적용되는 인덱스 기법인 MDEI (Multi-disk Exponential Index) 기법을 제안한다. 본 논문에서 제안하는 MDEI 기법은 각 디스크 별로 인덱스를 구성하기 때문에, 데이타에 대한 접근확률이 편향되는 경우에 flat 브로드캐스트를 사용하는 다른 인덱스 기법들보다 평균 접근 지연시간 시간을 크게 줄일 수 있다. 실험 결과는 데이타에 대한 접근 확률이 편향된 환경에서 MDEI가 평균 접근 지연시간에 있어서 매우 좋은 성능을 갖는 것을 보여준다.

비선형 강성 모델을 위한 드레이프 시뮬레이션 결과 추정 (Drape Simulation Estimation for Non-Linear Stiffness Model)

  • 심응준;주은정;최명걸
    • 한국컴퓨터그래픽스학회논문지
    • /
    • 제29권3호
    • /
    • pp.117-125
    • /
    • 2023
  • 가상 시뮬레이션을 이용한 의류 디자인 개발에서는 가상과 실제의 차이가 최소화되어야 한다. 가상 의상과 실제 의상의 유사성을 높이는 데에 가장 기본이 되는 작업은 의상 제작에 사용될 옷감의 물성을 최대한 유사하게 표현할 수 있는 시뮬레이션 파라미터를 찾는 것이다. 시뮬레이션 파라미터 최적화 절차에는 전문가의 수작업으로 이루어지는 튜닝 과정이 포함되는데, 이 작업은 높은 전문성과 많은 시간이 요구된다. 특히 조정된 시뮬레이션 파라미터를 적용한 결과를 다시 확인하기 위해 시뮬레이션을 반복적으로 실행할 때 많은 시간이 소요된다. 최근 이 문제를 해결하기 위해 파라미터 튜닝에 주로 사용되는 드레이프 테스트 시뮬레이션 결과를 빠르게 추정하는 인공신경망 학습 모델이 제안되었다. 하지만 기존 연구에서는 비교적 간단한 선형 강성 모델을 사용하였으며 드레이프 시뮬레이션 전체를 추정하는 대신 일부만 추정하고 나머지는 보간하는 방식을 사용하였다. 실제 의류 디자인 개발 과정에서는 주로 비선형 강성 모델이 적용된 시뮬레이터가 사용되지만, 이에 대한 연구는 아직 부족하다. 본 논문에서는 비선형 강성 모델을 대상으로 드레이프 시뮬레이션 결과를 추정하기 위한 새로운 학습 모델을 제안한다. 본 연구에서 제안된 학습 모델은 시뮬레이션 결과인 고해상도 메시 모델 전체를 추정한다. 제시하는 방법의 성능을 검증하기 위해 세 가지 드레이프 테스트 방식을 대상으로 실험을 진행하여 추정 정확도를 평가한다.

위성 DMB 중계기용 클럭 재생 모듈 설계 및 제작 (Design and Fabrication of Clock Recovery Module for Gap Filter of Satellite DMB)

  • 홍순영;신영섭;홍성용
    • 한국전자파학회논문지
    • /
    • 제18권4호
    • /
    • pp.423-429
    • /
    • 2007
  • 위성 DMB용 중계기는 위성으로부터 수신된 2.304 MHz의 기준 신호를 이용하여 10 MHz의 클럭 신호를 재생하여 시스템 동기 신호로 사용한다. 본 논문에서는 기준 신호가 잡음에 의해 흔들리거나 끊기더라도 안정된 신호를 재생할 수 있는 클럭 재생 모듈을 제안하였다. 제안된 모듈은 기존 방식에 비해 저가로 구현이 가능하며, 정기적인 주파수 조정이 필요 없는 장점이 있다. 본 논문에서는 클럭 재생용 IC를 CPLD를 이용하여 구현하였고, lock time을 짧게 하면서 동시에 출력 주파수의 hold over 시간을 늘리기 위해 새로운 루프 필터를 적용하였다. 제작된 모듈은 출력 주파수의 안정도가 0.01 ppm 이내일 경우 hold over 시간이 11초, 출력 전력은 -0.66 dBm, 위상잡음은 100 Hz 오프셋에서 -113 dBc/Hz로 측정되었다.

A frequency tracking semi-active algorithm for control of edgewise vibrations in wind turbine blades

  • Arrigan, John;Huang, Chaojun;Staino, Andrea;Basu, Biswajit;Nagarajaiah, Satish
    • Smart Structures and Systems
    • /
    • 제13권2호
    • /
    • pp.177-201
    • /
    • 2014
  • With the increased size and flexibility of the tower and blades, structural vibrations are becoming a limiting factor towards the design of even larger and more powerful wind turbines. Research into the use of vibration mitigation devices in the turbine tower has been carried out but the use of dampers in the blades has yet to be investigated in detail. Mitigating vibrations will increase the design life and hence economic viability of the turbine blades and allow for continual operation with decreased downtime. The aim of this paper is to investigate the effectiveness of Semi-Active Tuned Mass Dampers (STMDs) in reducing the edgewise vibrations in the turbine blades. A frequency tracking algorithm based on the Short Time Fourier Transform (STFT) technique is used to tune the damper. A theoretical model has been developed to capture the dynamic behaviour of the blades including the coupling with the tower to accurately model the dynamics of the entire turbine structure. The resulting model consists of time dependent equations of motion and negative damping terms due to the coupling present in the system. The performances of the STMDs based vibration controller have been tested under different loading and operating conditions. Numerical analysis has shown that variation in certain parameters of the system, along with the time varying nature of the system matrices has led to the need for STMDs to allow for real-time tuning to the resonant frequencies of the system.

시간지연이 없는 공정에서의 외란제거 성능 향상을 위한 PID 제어기의 해석적 설계 (Analytical Design of PID Controller for Improved Disturbance Rejection of Delay-Free Processes)

  • 무하마드 마송 주주리;트롱 부;이문용
    • Korean Chemical Engineering Research
    • /
    • 제49권5호
    • /
    • pp.565-570
    • /
    • 2011
  • 시간지연이 없는 다양한 범주의 안정, 적분, 불안정 공정에 대하여 비례-적분-미분(PID) 제어기의 해석적 조율 방법을 제안하였다. 2자유도 제어구조와 내부모델 제어에 기반한 제안된 방법은 설계가 간단하고 직접적이며 공정산업에 쉽게 구현할 수 있어 강화된 설정점 추종과 외란제거 성능을 얻는데 유용하게 사용될 수 있다. 몇몇 대표적 공정에 대하여 강건성을 같게 유지하면서 기존 설계 방법과 비교한 결과, 제안된 방법의 우수한 폐루프 성능을 확인하였다.

무선방송환경에서 계층적 비트맵 기반 공간 색인을 이용한 k-최근접 질의처리 (A Hierarchical Bitmap-based Spatial Index use k-Nearest Neighbor Query Processing on the Wireless Broadcast Environment)

  • 송두희;박광진
    • 한국컴퓨터정보학회논문지
    • /
    • 제17권1호
    • /
    • pp.203-209
    • /
    • 2012
  • 최근 무선방송 환경을 기반으로 하는 k-최근접(k-Nearest Neighbor) 질의처리가 활발히 연구되고 있다. 무선방송환경의 장점은 서버 내에 존재하는 불특정 다수에게 일괄적으로 질의처리를 할 수 있는 확장성을 가진다는 것이다. 그러나 기존의 k-NN 질의는 무선방송환경에 적용할 경우 탐색과정에서 백트래킹이 발생하여 질의처리시간이 증가하는 단점을 가진다. 본 논문은 무선방송환경에서 k-NN 질의를 효과적으로 처리하기 위하여 계층적 비트맵 기반 공간색인(Hierarchical Bitmap-based Spatial Index: HBI)을 제안한다. HBI는 비트맵 정보와 트리 구조를 이용하여 비트맵의 크기를 줄인다. 결과적으로 방송주기를 줄임으로써 클라이언트의 청취시간과 질의처리 시간을 줄일 수 있다. 또한 비트맵 정보를 활용하여 객체의 위치를 모두 파악할 수 있기 때문에 필요한 데이터를 선택적으로 청취할 수 있다. 본 논문에서는 HBI를 k-NN 질의에 적용하여 실험을 실시하고 성능평가에서 제안 기법이 우수함을 증명한다.

위성 수신기용 광대역 튜너 시스템의 CMOS 단일칩화에 관한 연구 (A CMOS Fully Integrated Wideband Tuning System for Satellite Receivers)

  • 김재완;류상하;서범수;김성남;김창봉;김수원
    • 대한전자공학회논문지SD
    • /
    • 제39권7호
    • /
    • pp.7-15
    • /
    • 2002
  • The digital DBS tuner is designed and implemented in a CMOS process using a direct-conversion architecture that offers a high degree of integration. To generate mathched LO I/Q quadrature signals covering the total input frequency range, a fully integrated ring oscillator is employed. And, to decrease a high level of phase noise of the ring oscillator, a frequency synthesizer is designed using a double loop strucure. This paper proposes and verifies a band selective loop for fast frequency switching time of the double loop frequency synthesizer. The down-conversion mixer with source follower input stages is used for low voltage operation. An experiment implementation of the frequency synthesizer and mixer with integrated a 0.25um CMOS process achieves a switching time of 600us when frequency changes from 950 to 2150MHz. And, the experiment results show a quadrature amplitude mismatch of max. 0.06dB and a quadrature phase mismathc of max. >$3.4^{\circ}$.