• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1992년도 하계학술대회 논문집 B
• /
• pp.820-824
• /
• 1992

An accurate method for extracting both Si film doping concentration and front or back silicon-to-oxide fixed charge density of fully depleted SOI devices is proposed. The method utilizes the current-to-voltage and capacitance-to-voltage characteristics of both SOI NMOSFET and PMOSFET which have the same doping concentration. The Si film doping concentration and the front or back silicon-to-oxide fixed charge density are extracted by mainpulating the respective threshold voltages of the SOI NMOSFET and PMOSFET according to the back surface condition (accumulation or inversion) and the capacitance-to-voltage characteristics of the SOI PMOSFET. Device simulations show that the proposed method has less than 10% errors for wide variations of the film doping concentration and the front or the back silicon-to-oxide fixed charge density.

• 대한전자공학회논문지
• /
• 제25권7호
• /
• pp.780-790
• /
• 1988

We have studied the hot-carrier-induced degradation caused by the high channel electric field due to the decrease of the gate length of MOSFET used in VLSI. Under DC stress, the condition in which maximum substrate current occures gave the worst degradation. Under AC dynamic stress, other conditions, the pulse shape and the falling rate, gave enormous effects on the degradation phenomena, especially at 77K. Threshold voltage, transconductance, channel conductance and gate current were measured and compared under various stress conditions. The threshold voltage was almost completely recovered by hot-injection stress as a reverse-stress. But, the transconductance was rapidly degraded under hot-hole injection and recovered by sequential hot-electron stress. The Si-SiO2 interface state density was analyzed by a charge pumping technique and the charge pumping current showed the same trend as the threshold voltage shift in degradation process.

• Journal of Electrical Engineering and Technology
• /
• 제9권2호
• /
• pp.649-654
• /
• 2014

In this paper, an analytical model for Surrounding Gate (SG) metal-oxide- semiconductor field effect transistors (MOSFETs) considering quantum effects is presented. To achieve this goal, we have used variational approach for solving the Poission and Schrodinger equations. This model is developed to provide an analytical expression for inversion charge distribution function for all regions of device operation. This expression is used to calculate the other important parameters like inversion charge density, threshold voltage, drain current and gate capacitance. The calculated expressions for the above parameters are simple and accurate. This paper also focuses on the gate tunneling issue associated with high dielectric constant. The validity of this model was checked for the devices with different dimensions and bias voltages. The calculated results are compared with the simulation results and they show good agreement.

• 센서학회지
• /
• 제31권4호
• /
• pp.271-277
• /
• 2022

We analyzed the effects of the interface trap on the output characteristics of an inversion mode n-channel GaN Schottky barrier (SB)-MOSFET based on the N_it distribution using TCAD simulation. As interface trap number density (N_it) increased, the threshold voltage increased while the drain current density decreased. Under N_it=5.0×10¹⁰ cm^-2 condition, the threshold voltage was 3.2 V for V_DS=1 V, and the drain current density reduced to 2.4 mA/mm relative to the non-trap condition. Regardless of the N_it distribution type, there was an increase in the subthreshold swing (SS) following an increase in N_it. Under U-shaped N_it distribution, it was confirmed that the SS varied depending on the gate voltage. The interface fixed charge (Q_f) caused an shift in the threshold voltage and increased the off-state current collectively with the surface trap. In summary, GaN SB-MOSFET can be a building block for high power UV optoelectronic circuit provided the surface state is significantly reduced.

• 한국의학물리학회지:의학물리
• /
• 제19권1호
• /
• pp.73-79
• /
• 2008

망막색소변성(retinitis pigmentosa: RP)과 연령 관련 황반변성(age-related Macular Degeneration: AMD)은 망막변성으로 인해 실명에 이르는 대표적인 질환이며 망막이식장치의 개발을 통해 치료될 수 있다고 간주되고 있다. 최근에 국내에서도 망막이식장치 개발을 위한 연구팀이 조직되었다. 성공적인 망막이식장치 개발을 위하여 여러 가지 선결요소가 필요하지만 그 중 한 가지가 이식장치에 인가할 전기자극을 최적화하는 것이다. 변성망막의 전기적 특성은 정상 망막과 다르리라 예측되므로 우리는 장차 개발될 망막 이식장치에 인가할 전기자극 최적화를 위한 가이드라인을 제공하기 위해 정상 망막과 변성 망막의 전압자극 파라미터에 관한 실험을 하였다 망막을 분리한 후 망막절편을 신경절세포 층이 다채널전극의 표면을 향하게 하여 전극에 붙인다 in-vitro 상태에서 망막 신경절세포의 전기신호를 기록하기 위해 전극 직경: $30{\mu}m$, 전극간 거리: $200{\mu}s$, 전극 임피던스 1kHz 에서 $50k{\Omega}$인 8행 8열의 다채널전극을 사용하였다. 다채널전극의 60채널 중 두 채널을 자극전극과 접지로 사용하여 단극전기자극을 인가하였고 나머지 전극을 기록전극으로 사용하였다. 가한 전기자극은 전압자극으로 전하균형을 맞춘 이상성자극을 아노딕 사각파를 먼저 주고 캐쏘딕 사각파가 나중에 나오는 형태로 두 사각파간의 지체는 없도록 하였으며 동일한 자극을 2초 간격으로 50회 반복하여 인가하였다. 다양한 전기자극을 사용하였는 바 첫째는 사각파의 크기를 달리하였다 $(0.5{\sim}3V)$. 둘째는 사각파의 시간을 달리하였다 $(100{\sim}1,200{\mu}s)$. 전하밀도는 옴의 법칙과 쿨롱의 법칙을 이용하여 계산하였다. 전기자극으로 유발된 반응은 50회 자극에 대한 평균치를 얻은 후 자극 후 히스토그램(PSTH)을 그려 분석하였다. 전압자극의 크기를 $0.5{\mu}3V$로 달리하였을 때 믿을 만한 망막신경절세포가 유발되는 자극은 1.5V이었고 이때 계산된 전하밀도의 역치는 $2.123mC/cm^2$이었다. 전압의 크기를 2V로 고정하고 자극 지속시간을 $100{\sim}1,200{\mu}s$로 달리하였을 때 믿을 만한 망막신경절세포가 유발되는 자극의 역치는 $300{\mu}s$에서 관찰되었다. 이때 계산된 전하밀도의 역치는 $1.698mC/cm^2$이었다. L-(1)-2-amino-4-phosphonobutyric acid (APB)을 사용하여 ON-경로를 차단한 후에 전기자극을 인가하였을 때도 자극에 의해 망막신경절 세포의 반응이 유발되는 것을 확인하였다. APB-변성망막에서 전압의 크기를 2V로 고정하고 자극 지속시간을 $100{\sim}1,200{\mu}s$로 달리하였을 때 믿을 만한 망막신경절세포가 유발되는 자극의 역치는 $300{\mu}s$에서 관찰되었으며 이는 정상망막의 결과와 같았다. 추후 APB-변성망막을 가지고 좀더 실험이 진행되어야 정상망막과 변성망막의 전하밀도에 관한 명료한 비교가 가능할 것이다.

• 한국정보통신학회논문지
• /
• 제19권12호
• /
• pp.2899-2904
• /
• 2015

3차원 순차적 집적회로에서 열에 의한 손상으로 생성되는 계면 포획 전하가 트랜지스터의 드레인 전류-게이트 전압 특성에 미치는 영향을 소개한다. 2차원 소자 시뮬레이터를 이용해서 산화막 층에 계면 포획 전자 분포를 추출한 결과를 설명한다. 이 계면 포획 전자분포를 고려한 3차원 순차적 집적회로에서 Inter Layer Dielectric (ILD)의 길이에 따른 하층 트랜지스터의 게이트 전압의 변화에 따라서 상층 트랜지스터의 문턱전압 $V_{th}$의 변화량에 대해서 소개한다. 상대적으로 더 늦은 공정인 상층 $HfO_2$층 보다 하층 $HfO_2$층과 양쪽 $SiO_2$층이 열에 의한 영향을 더 많이 받았다. 계면 포획 전하 밀도 분포를 사용하지 않았을 때 보다 사용 했을 때 $V_{th}$ 변화량이 더 적게 변하는 것을 확인 했다. 3차원 순차적 인버터에서 ILD의 길이가 50nm이하로 짧아질수록 점점 더 $V_{th}$ 변화량이 급격히 증가하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권2호
• /
• pp.79-99
• /
• 2010

Pulsed current-voltage (I-V) methods are introduced to evaluate the impact of fast transient charge trapping on the performance of high-k dielectric transistors. Several pulsed I-V measurement configurations and measurement requirements are critically reviewed. Properly configured pulsed I-V measurements are shown to be capable of extracting such device characteristics as trap-free mobility, trap-induced threshold voltage shift (${\Delta}V_t$), as well as effective fast transient trap density. The results demonstrate that the pulsed I-V measurements are an essential technique for evaluating high-$\kappa$ gate dielectric devices.

• 한국군사과학기술학회지
• /
• 제15권2호
• /
• pp.201-207
• /
• 2012

Pulsed lasers at the 613 nm and 1064 nm wavelengths on nanoseconds have been utilized to characterize the damage on Si photodiode exposed to intense illumination. Morphological damages and structural changes at sites on the photodiode irradiated during microseconds of laser pulses were analyzed by FE-SEM images and XRD patterns, respectively. The removal of oxide coating, ripple, melting marks, ridges, and crater on photodiodes were definitely observed in order of increasing the pulse intensities generated above the damage threshold. Then, the degradation in photosensitivity of the Si photodiode irradiated by high power density pulses was measured as a function of laser irradiation time at the various wavelengths. The free charge carrier and thermal diffusion mechanisms could have been invoked to characterize the damage. The relative photosensitivity data calculated using the thermal diffusion model proposed in this paper have been compared with the experimental data irradiated above the damage threshold.

• 한국세라믹학회지
• /
• 제39권1호
• /
• pp.92-98
• /
• 2002

Pb(Zr$_{0.8}$Ti$_{0.2}$)O$_3$강유전체 음극의 상부 전극 크기를 변화시키며(500$mu extrm{m}$~900$\mu\textrm{m}$)비대칭 전극 구조에서의 전자 방출에 대하여 연구하였다. 펄스 전기장을 가했을 때 나타나는 분극 반전에 의한 전류 밀도는 상부 전극 크기를 감소시킴에 따라 증가하였다. 이것은 비대팅 전극 구조에 의해 강유전체 표면에서 stray-field가 발생하고, stray field가 전극의 모서리 부근의 강유전체 표면 하부에도 분극 반전을 발생시켰기 때문이다. 전기장 전산모사를 통하여 이러한 stay-field의 존재 가능성을 예측할 수 있었고, 분극 반전에 의한 전류 밀도 측정 결과 stray-field가 미치는 거리는 약 11-l4$\mu\textrm{m}$이었다. 전자방출의 문턱전계는 항전계 의 약 3배인 61-68kV/cm이었으며, 문턱전계가 단순히 강유전체의 항전계에 의해 결정되는 것이 아니라, 강유전 음극의 구조에 의해 결정되는 stray-field의 세기와 stray-field가 미치는 거리에 영향을 받음을 전산모사를 통해 예측할 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권2호
• /
• pp.167-173
• /
• 2017

In this paper, the characterization of the vertical position of trapped charges in the charge-trap flash (CTF) memory is performed in the novel CTF memory cell with gate-all-around structure using technology computer-aided design (TCAD) simulation. In the CTF memories, injected charges are not stored in the conductive poly-crystalline silicon layer in the trapping layer such as silicon nitride. Thus, a reliable technique for exactly locating the trapped charges is required for making up an accurate macro-models for CTF memory cells. When a programming operation is performed initially, the injected charges are trapped near the interface between tunneling oxide and trapping nitride layers. However, as the program voltage gets higher and a larger threshold voltage shift is resulted, additional charges are trapped near the blocking oxide interface. Intrinsic properties of nitride including trap density and effective capture cross-sectional area substantially affect the position of charge centroid. By exactly locating the charge centroid from the charge distribution in programmed cells under various operation conditions, the relation between charge centroid and program operation condition is closely investigated.