• 논리연구
• /
• 제8권2호
• /
• pp.85-107
• /
• 2005

Kleene first investigated a three-valued system which follows the evaluations of the Lukasiewicz infinite-valued logic ${\L}C$ with respect to negation, conjunction, and disjunction, and treats $\rightarrow$ as material-like implication in the sense that A $\rightarrow$ B is defined as ${\sim}A{\vee}B$ in its evaluation. Diense and Rescher extended it to many-valued logic and infinite-valued logic, respectively. This paper investigates a variant of the infinite-valued Kleene-Diense logic KD, which we shall call strong Kleene-Diense logic (sKD): sKD has the same evaluations as KD except that sKD takes a variant of Kleene-Diense implication. Following the idea of Dunn [2], we provide algebraic completeness for sKD together with its deduction theorem.

• 논리연구
• /
• 제18권1호
• /
• pp.65-83
• /
• 2015

이 글에서 우리는 3치 초일관 논리를 위한 비대수적 집합-이론적 크립키형 의미론을 다룬다. 이를 위하여 먼저 두 3치 체계를 소개한다. 그리고 그 다음에 이에 상응하는 집합-이론적 크립키형 의미론을 소개한다.

• 논리연구
• /
• 제17권3호
• /
• pp.441-461
• /
• 2014

이 글에서 우리는 3치 초일관 논리를 위한 한 종류의 크립키형 의미론 즉 대수적 크립키형 의미론을 다룬다. 이를 위하여 먼저 두 3치 체계를 소개하고 그에 상응하는 대수를 정의한 후 이 두 체계가 대수적으로 완전하다는 것을 보인다. 다음으로 이 체계들을 위한 대수적 크립키형 의미론을 소개하고 이를 대수적 의미론과 연관짓는다.

• International Journal of Fuzzy Logic and Intelligent Systems
• /
• 제16권3호
• /
• pp.147-156
• /
• 2016

A modalized Łukasiewicz three-valued propositional logic will be proposed in this paper which there are three modalities [t]; [m]; [f] to represent the three values t; m; f; respectively. And a Gentzen-typed deduction system will be given so that the the system is sound and complete with respect to the Łukasiewicz three-valued semantics Ł$_3$, which are given in soundness theorem and completeness theorem.

• 한국지능시스템학회:학술대회논문집
• /
• 한국지능시스템학회 2008년도 춘계학술대회 학술발표회 논문집
• /
• pp.311-312
• /
• 2008

퍼지 논리는 1965년 Zadeh[13]에 의하여 소개된 이후 꾸준히 확장, 발전하였다. 퍼지 논리와 관련된 수학사 및 수학교육 논문[1, 2, 3, 4, 5, 7]들이 많이 발표 되었지만 정작 퍼지 논리의 창시자인 Zadeh에 대한 연구 논문은 아직까지 나오지 않았다. 본 논문에서는 Zadeh의 생애와 업적을 알아보고 이를 통해 우리가 배워야 할 점들에 대해 논의한다. 또한 이가 논리, 다가 논리, 퍼지 논리, 직관주의 논리 및 직관적 퍼지 집합을 비교, 분석해보고 직관적 퍼지 집합에서 '직관적(intuitionistic)'이라는 용어의 부적절성에 대해 논의한다.

• 한국수학사학회지
• /
• 제21권1호
• /
• pp.29-44
• /
• 2008

퍼지 논리는 1965년 Zadeh([13])에 의하여 소개된 이후 꾸준히 확장, 발전하였다. 퍼지 논리와 관련된 수학사 및 수학교육 논문([1], [2], [3], [4], [5], [7])들이 많이 발표되었지만 정작 퍼지 논리의 창시자인 Zadeh에 대한 연구 논문은 아직 발표되지 않았다. 본 논문에서는 Zadeh의 생애와 업적을 알아보고 이를 통해 우리가 배워야 할 점들에 대해 논의한다. 또한 이가 논리, 다가 논리, 퍼지 논리, 직관주의 논리 및 직관적 퍼지 집합을 비교, 분석하고 직관적 퍼지 집합에서 '직관적(intuitionistic)' 이라는 용어의 부적절성에 대해 논의한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1998년도 추계종합학술대회
• /
• pp.141-145
• /
• 1998

This paper CMOS full adder design method based on carry-propagation-free addition trees and a circuit technique, so called multiple-valued current-mode (MVCM) circuits. The carry-paopagation-free addition method uses a redundant digit sets called redundant positive-digit number representations. The carry-propagation-free addition is by three steps, and the adder can be designed directly and efficiently from the algorithm using MVCM circuit. We demonstrate the effectiveness of the proposed method through simulation(SPICE).

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1998년도 춘계종합학술대회
• /
• pp.338-341
• /
• 1998

This paper presents CMOS full adder design method based on carry-propagation-free addition trees and a circuit technique, so called multiple-valued current-nude(MVCM) circuits. The carry-propagation-free addition method uses a redundant digit sets called redundant positive-digit number representations. The carry-propagation-free addition is by three steps, and the adder can be designed directly and efficiently from the algorithm using WVCM circuit, Also Multiplier can be designed by these adder. We demonstrate the effectiveness of the proposed method through simulation(SPICE).

• 대한전자공학회논문지
• /
• 제25권8호
• /
• pp.992-997
• /
• 1988

A generalized coding algorithm for multiple inputs multiple-valued logic gate based on shadow-casting is proposed. Proposed algorithm can minimize the useless pixels in case the number of inputs is not 2N (N is a natural number). A detailed analysis of advantages of proposed algorithm is presented and its effectiveness is demonstrated in case of three input binary system using inputs of 8*8 data.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권1호
• /
• pp.52-58
• /
• 2006

Single-electron transistor (SET)-based logic cells and SET/FET hybrid integrated circuits have been fabricated on SOI chips. The input-output voltage transfer characteristic of the SET-based complementary logic cell shows an inverting behavior where the output voltage gain is estimated to be about 1.2 at 4.2K. The SET/FET output driver, consisting of one SET and three FETs, yields a high voltage gain of 13 and power amplification with a wide-range output window for driving next circuit. Finally, the SET/FET literal gate for a multi-valued logic cell, comprising of an SET, an FET and a constant-current load, displays a periodic voltage output of high/low level multiple switching with a swing as high as 200mV. The multiple switching functionality of all the fabricated logic circuits could be enhanced by utilizing a side gate incorporated to each SET component to enable the phase control of Coulomb oscillations, which is one of the unique characteristics of the SET-based logic circuits.