• 제목/요약/키워드: TWO PHASE LOCKING

검색결과 72건 처리시간 0.025초

두 개의 이득 값을 가지는 전압제어발진기를 이용하여 유효 커패시턴스를 크게 하는 위상고정루프 (An Available Capacitance Increasing PLL with Two Voltage Controlled Oscillator Gains)

  • 장희승;최영식
    • 전자공학회논문지
    • /
    • 제51권7호
    • /
    • pp.82-88
    • /
    • 2014
  • 본 논문에서는 두 개의 이득 값을 가지는 전압제어발진기를 이용하여 루프필터 커패시턴스 유효 용량을 배가 시켜 칩 크기를 줄일 수 있는 위상고정루프를 제안하였다. 제안된 위상고정루프에서는 양/음의 두 개의 이득 값을 가지는 전압제어발진기로 루프 필터의 커패시턴스 유효 용량을 배가 시켜 루프필터 커패시터 크기를 1/10로 줄였다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 설계되었다. 시뮬레이션 결과는 기존 구조와 같은 잡음 특성과 위상고정 시간을 보여주었다.

기준 신호 스퍼의 크기를 줄인 두 개의 대칭 루프를 가진 위상고정루프 (A Reference Spur Suppressed PLL with Two-Symmetrical Loops)

  • 최현우;최영식
    • 전자공학회논문지
    • /
    • 제51권5호
    • /
    • pp.99-105
    • /
    • 2014
  • 위상 잡음과 위상고정 시간을 최소화하기 위해 최적화 된 대역폭을 변화 시키지 않고 기준 주파수 신호 스퍼를 줄일 수 있는 두 개의 대칭 루프를 가진 위상고정루프(PLL)를 설계 하였다. 기준 주파수 신호 스퍼를 감쇄시키는 원리는 PLL에 사용되는 전압제어발진기(VCO)의 입력전압을 안정화시키는 것이다. 이것을 위해 설계된 PLL은 종래 PLL과 다르게 2개의 출력을 갖는 위상주파수검출기(PFD), 2개의 루프필터, 2개의 입력전압을 갖는 VCO, 그리고 분주기로 구성되었다. $0.18{\mu}m$ CMOS 공정파라미터를 사용하여 동작원리를 시뮬레이션 한 결과 종래의 단일 루프 PLL과 비교할 때 스퍼 크기가 약 1/2로 감소된 것을 확인하였다. 또한 루프필터에 사용된 R과 C가 5% 오차를 갖고 있을 경우에도 스퍼 크기가 약 1/2로 감소된 것을 확인하였다. 사용된 공급전압은 1.8V이고 소비전력은 6.3mW이였다.

2PLP 기반 병행제어 학습을 지원하는 시각화 시뮬레이터의 설계 및 구현 (Design & Implementation of Visualization Simulator for Supporting to Learn on Concurrency Control based on 2PLP)

  • 한상훈;장홍준;정순영
    • 컴퓨터교육학회논문지
    • /
    • 제11권4호
    • /
    • pp.71-83
    • /
    • 2008
  • 정보기술의 발달로 컴퓨터과학에서 다루어지는 주제에 대한 다양한 교수-학습 자료들이 개발되어 왔다. 자료구조, 운영체제, 네트워크, 컴퓨터구조 등에 관련된 교수 학습 자료들은 많이 연구되고 있으나, 데이터베이스 분야는 다른 분야에 비해 미비하다. 데이터베이스 관련 주요 주제들에는 데이터 모델, DB 설계, 정규화, SQL, 질의 처리 기법, 병행제어 기법, 회복 기법 등이 있는데 이들 중 병행제어 기법과 회복 기법은 DBMS의 다른 기능들과 복합적으로 연관되어 있어 학습자들이 학습하는데 어려워하는 주제이다. 학습자들이 이러한 주제들을 보다 쉽게 학습할 수 있도록 하기 위해서는 이들 기법과 관련된 DBMS의 기능들과의 상호작용을 시각화하여 제공할 수 있는 교수-학습 자료가 보다 효과적이다. 본 연구에서는 2PLP 기반 병행제어 과정을 효과적으로 학습할 수 있도록 지원하는 시각화 시뮬레이터를 개발하였다. 제안하는 시뮬레이터는 학습자가 직접 트랜잭션을 작성할 수 있게 하고, 작성된 트랜잭션들을 2PLP에 따라 실행되는 과정을 학습자들에게 시각적으로 보여줌으로써 학습자의 참여를 유도하고, 흥미를 유발하여 2PLP 기반 병행제어에 대한 학습을 효과적으로 수행할 수 있도록 하였다.

  • PDF

링 발진기와 7-푸쉬 체배기 기반의 ×49 주파수 체배기 (A ×49 Frequency Multiplier Based on a Ring Oscillator and a 7-Push Multiplier)

  • 송재훈;김병성;남상욱
    • 한국전자파학회논문지
    • /
    • 제26권12호
    • /
    • pp.1108-1111
    • /
    • 2015
  • 본 논문에서는 링 발진기와 다중 푸쉬 주파수 체배기 기반의 ${\times}49$ 주파수 체배기가 제안되었다. 제안된 주파수 체배기는 두 단의 ${\times}7$ 주파수 체배기를 주입-잠금 방식으로 결합하여 입력된 신호를 49 체배하는 회로이다. 각 ${\times}7$ 주파수 체배기는 14 위상 신호를 출력하기 위해 7 단의 링 셀을 갖는 링 발진기와 14 위상 신호를 받아 주파수를 7 체배하는 7-푸쉬 주파수 체배기로 구성되어 있다. 제안된 ${\times}49$ 주파수 체배기는 입력 신호 주파수가 56.7~57.7 MHz일 때 2.78~2.83 GHz의 출력 신호 주파수로 49배 체배된다. 이 동작 주파수는 체배된 원 신호와 스퍼(spur)의 전력의 크기가 10 dB 이상 차이가 있을 때를 기준으로 측정되었고, 13.93 mW의 DC 전력을 소모한다.

자체귀환형 2단 고리발진기를 이용한 고속 CMOS PLL 설계 (Design of a High Speed CMOS PLL with a Two-stage Self-feedback Ring Oscillator)

  • 문연국;윤광섭
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1999년도 하계종합학술대회 논문집
    • /
    • pp.353-356
    • /
    • 1999
  • A 3.3V PLL(Phase Locked loop) is designed for a high frequency, low voltage, and low power applications. This paper proposes a new PLL architecture to improve voltage to frequency linearity of VCO(Voltage controlled oscillator) with new delay cell. The proposed VCO operates at a wide frequency range of 30MHz~1㎓ with a good linearity. The DC-DC voltage up/down converter is utilized to regulate the control voltage of the two-stage VCO. The designed PLL architecture is implemented on a 0.6${\mu}{\textrm}{m}$ n-well CMOS process. The simulation results show a locking time of 2.6$\mu$sec at 1Hz, Lock in range of 100MHz~1㎓, and a power dissipation of 112㎽.

  • PDF

Design of 1.5V-3GHz CMOS multi-chained two stage VCO

  • Yu, Hwa-Yeal;Oh, Se-Hoon;Han, Yun-Chol;Yoon, Kwang-Sub
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 ITC-CSCC -2
    • /
    • pp.969-972
    • /
    • 2000
  • This paper proposes 1.5V-3GHz CMOS PLL with a new delay cell for operating in high frequency and multi chained two stage VCO to improve phase noise performance. The proposed multi-chained architecture is able to reduce a timing jitter or a transition spacing and the newly VCO is operating in high frequency. The PFD circuit designed to prevent fluctuation of charge pump circuit under the locking condition. Simulation results show that the tuning range of proposed VCO is wide at 1.8GHz-3.2Ghz and power dissipation is 0.6mW.

  • PDF

PLL을 이용한 헬륨-네온 레이저의 옵셋 주파수 안정화 (Offset Frequency Stabilization of He-Ne Lasers Using Phase Locked Loop)

  • 윤동현;서호성;유준
    • 제어로봇시스템학회논문지
    • /
    • 제11권6호
    • /
    • pp.496-501
    • /
    • 2005
  • This paper presents experimental results of the frequency offset locking of He-Ne lasers and the stability analysis. The master laser is free running, and the slave laser is a single-mode operating laser. The frequency difference of two lasers is stabilized to 200 MHz which can be synchronized using PLL servo. The measured beat frequency between two lasers was 200.004 MHz ${\pm}$ 0.15 MHz. The square root of Allan variance as a measure of stability in time domain is also measured. The long-term stability of the beat was worse than sort-term stability. With a gate time $\tau=1000\;s$, the square root of Allan variance was about 1 GHz. The results of the square root of Allan variance of the stabilized beat signal was a gate time of $\tau=1000\;s$, the square root of Allan variance was about 1.5 kHz. The long-term stability was improved by more than several hundred times compared with that without the stabilization.

추가적인 부궤환 루프를 가지는 연속 미세 조절 위상 고정루프 (A Continuous Fine-Tuning Phase Locked Loop with Additional Negative Feedback Loop)

  • 최영식
    • 한국정보통신학회논문지
    • /
    • 제20권4호
    • /
    • pp.811-818
    • /
    • 2016
  • 추가적인 부궤환 루프를 가지는 연속 미세 조절 위상 고정루프를 소개하였다. 위상고정루프가 위상이 고정되지 않았을 때 위상고정루프는 연속적인 밴드 선택 루프를 통하여 빠르게 위상을 고정시키는 특성을 가지고 있다. 위상고정루프가 고정 상태에 다다랐을 때 밴드 폭은 미세한 루프를 통해서 좁아진다. 추가적인 부궤환 루프는 안정성과 위상여유 성능을 향상시킨다. 0.18um CMOS 공정으로 제작한 위상고정루프의 결과 측정은 위상 잡음이 742.8MHz 캐리어 주파수로부터 2MHz 오프셋 주파수에서 -109.6dBc/Hz을 보여준다.

공진 자이로의 재평형 모드 구현과 각속도 측정 실험 (Force-To-Rebalance Mode of a Resonator Gyro and Angular Rate Measurement Tests)

  • 진재현;김동국
    • 제어로봇시스템학회논문지
    • /
    • 제20권5호
    • /
    • pp.563-569
    • /
    • 2014
  • This article focuses on a hemispherical resonator gyro driven by the Coriolis effect. A hemispherical shell, called a resonator, is maintained in the resonance state by amplitude control and phase locking control. Parametric excitation has been used to control the amplitude. For rate measurement mode or FTR mode, nodal points have been kept to an amplitude of zero. Angular rate measurement has been demonstrated by rotating a resonator. Frequency mismatch between two stiffness principal axes is a major cause of low performance: vibrating pattern drift and reduced control effectiveness. This mismatch has been reduced significantly by the addition of small mass. A negative spring effect, which lowers resonance frequencies, has been verified experimentally.

Database Construction for Design of the Components Software by Using an Incremental Update Propagation

  • Oh, Am-Suk;Kwon, Oh-Hyun
    • 한국멀티미디어학회논문지
    • /
    • 제6권4호
    • /
    • pp.583-593
    • /
    • 2003
  • Engineering design applications require the support of long transactions in cooperative environments. The problem of the existing copy/update/merge approaches is that the partial effects of a committed transaction may be not part of the merged version. This paper introduces a new cooperative transaction model, which allows updates to be progressively notified or propagated into other transactions accessing the same object. To support incremental update propagation and notification, we use the term dynamic dependency to define the intertransaction dependency relationships among all the objects checked out from the public database. Consistency in multiple copies of the same object is achieved by a two-phase delta-merge protocol. Our model provides a synchronization of cooperative updates performed in several workspaces without using locking mechanisms.

  • PDF