• 한국초전도저온공학회:학술대회논문집
• /
• 한국초전도저온공학회 2003년도 추계학술대회 논문집
• /
• pp.113-116
• /
• 2003

Confluence buffers and single flux quantum (SFQ) switches are essential components in constructing a high speed superconductive Arithmetic Logic Unit (ALU). In this work, we developed a SFQ confluence buffer and an SFQ switch. It is very important to optimize the circuit parameters of a confluence buffer and an SFQ switch to implement them into an ALU. The confluence buffer that we are currently using has a small bias margin of $\pm$11％. By optimizing it with a Josephson circuit simulator, we improved the design of confluence buffer. Our simulation study showed that we improved bias global margin of 10％ more than the existent confluence buffer. In simulations, the minimal bias margin was $\pm$33％. We also designed, fabricated, and tested an SFQ switch operating in a DC mode. The mask layout used to fabricate the SFQ switch was obtained after circuit optimization. The test results of our SFQ switch showed that it operated correctly and had a reasonably wide margin of $\pm$15％.

• Communications for Statistical Applications and Methods
• /
• 제7권2호
• /
• pp.525-531
• /
• 2000

Bayes estimators for reliability of a two-unit hot standby system with the imperfect switch based upon a complete sample of failure times observed from exponential distributions under squared error loss and some priors for failure rates are proposed, and mean squared errors of proposed several Bayes estimators for the system reliability are compared unmerically each other through the Monte Carlo simulation.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 A
• /
• pp.446-448
• /
• 2001

We have developed the testing software for KEPCO operators to maintain the small-scale distribution automation system effectively. The testing software is used to monitor the present status, to measure the analog value(voltage, amperage) and to control the switch and FRTU(Feeder Remote Terminal Unit) in order to find out a disabled part of the system. And at the stage of inspection of the switch and FRTU, it can screen the inferior one.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2002년도 추계학술대회 논문집(II)
• /
• pp.995-1000
• /
• 2002

This paper presents general concept of DC switch gear(DCSWGR). Normally, DCSWGR consist of Digital protection unit(DPU), High Speed Circuit Breaker(HSCB), Disconnect Switch (DS), Programmable Logic Control(PLC), Auxiliary Relays and etc. Most of the components has its special characteristics and their interface between each others are various and complex. In this paper every constituent general design are preceded and interface between each component are examined. And also DCSWGR operation logic with logical diagram including interlock signal are introduced.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
• /
• pp.155-158
• /
• 2001

A 640Gb/s high-speed ATM switching system that is based on the technologies of advanced MCM, 0.25um CMOS and optical WDM interconnection is fabricated for future N-ISDN services. A 40 layer, 160mm$\times$114mm ceramic MCM realizes the basic ATM switch module with 80Gbps throughput. The basic unit ATM switch module with 80Gb/s throughput. The basic unit ATM switch MCM consists of in 8 chip advanced 0.25um CMOS VLSI and 32 chip I/O Bipolar VLSIs. The MCM employs an 40 layer, very thin layer ceramic MCM and a uniquely structured closed loop type liquid colling system is adopted to cope with the MCM's high-power dissipation of 230w. The MCM is Mounted on a 32cm$\times$50cm mother board. A three stage ATM switch is realized by optical WDM interconnection between the high-performance MCM.

• Progress in Superconductivity
• /
• 제7권1호
• /
• pp.36-40
• /
• 2005

The problem of fluctuation-induced digital errors in a rapid single flux quantum (RSFQ) circuit has been a very important issue. In this work, we calculated the bit error rate of an RSFQ switch used in superconductive arithmetic logic unit (ALU). RSFQ switch should have a very low error rate in the optimal bias. Theoretical estimates of the RSFQ error rate are on the order of $10^{-50}$ per bit operation. In this experiment, we prepared two identical circuits placed in parallel. Each circuit was composed of 10 Josephson transmission lines (JTLs) connected in series with an RSFQ switch placed in the middle of the 10 JTLs. We used a splitter to feed the same input signal to both circuits. The outputs of the two circuits were compared with an RSFQ exclusive OR (XOR) to measure the bit error rate of the RSFQ switch. By using a computerized bit-error-rate test setup, we measured the bit error rate of $2.18{\times}10^{-12}$ when the bias to the RSFQ switch was 0.398 mA that was quite off from the optimum bias of 0.6 mA.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2009년도 9th International Meeting on Information Display
• /
• pp.854-857
• /
• 2009

The concept of a microplasma current switch for a device operated in a current mode like organic light-emitting diodes, which features matrix addressability and current switching, is presented as well as its architecture and operational principle. To verify the concept, we have fabricated a 100 mm ${\times}$ 100 mm microplasma current switch panel with a cell pitch of $1080{\mu}m{\times}1080{\mu}m$. Moreover, the current-voltage measurements of the unit cell are performed for three different driving voltage amplitudes. They show the characteristic of an asymmetric floating double probe diagnosing plasmas.

• 한국전자통신학회논문지
• /
• 제12권1호
• /
• pp.101-108
• /
• 2017

양자게이트 행렬은 치수가 r, 제어상태벡터 수가 n 및 표적상태벡터 수가 1인 경우에 $r^{n+1}{\times}r^{n+1}$ 차원 행렬이므로 n 증가에 따른 행렬 크기는 지수 함수적 증가 특성을 갖는다. 만약 제어상태벡터의 경우 수가 $2^n$이라면 $2^n-1$ 경우는 입력이 출력에 보전되는 단위행렬의 항등연산이고, 오직 한 개의 제어상태벡터 연산만이 표적상태벡터에 대한 유니터리 연산이다. 본 논문은 행렬차원 증가에 결정적 기여를 하는 $2^n-1$개의 단위행렬 연산을 한 동작의 산술멱승 연산으로 대체할 수 있는 새로운 함수 임베딩 방법을 제안한다. 제안한 함수 임베딩 방법은 다치 임계값을 갖는 2진 리터럴 스위치를 사용하므로 범용 하이브리드 MCU 게이트를 $r{\times}r$ 유니터리 행렬로 실현할 수 있다.

• 한국통신학회논문지
• /
• 제25권1A호
• /
• pp.122-131
• /
• 2000

본 논문에서는 광대역 종합 정보 통신망을 구현하는데 필수적인 ATM 스위치의 방식 중 입력단 큐잉 방식에 적용할 수 있는 셀 중재 기법으로 입력된 큐잉방식에서의 HOL (Head-of-Line) 블록킹과 출력단 충돌을 개선하여 입력단과 출력단의 매칭이 최대가 되도록 하는 기법인 MUCS(Matrix Unit Cell Scheduler)를 개선한 WMUCS(Weighted Matrix Unit Cell Scheduler)를 제안한다. WMUCS는 MUCS의 장점인 단순한 알고리즘과 높은 처리율에 대한 특성은 그대로 지니면서 더 좋은 특성을 보여주었다. 그리고 MUCS의 문제점인 기근(starvation)현상을 보완하여 최대 처리율을 거의 100%로 출력단 큐잉 방식에 근접하는 뛰어난 결과를 얻어내었다. WMUCS의 성능 분석을 위해 소프트웨어로 시뮬레이션하였다. 가장 중요한 세 가지 파라미터는 최대 처리율과 평균 지연, 그리고 셀 손실률이다. 최대 처리율은 예상한대로 순수한 MUCS보다 다소 개선되었다. 평균 지연은 버스티 트래픽의 경우에 개선 효과가 뚜렷했다 셀 손실률도 WMUCS보다 우수한 수준이다.

• 한국통신학회논문지
• /
• 제21권1호
• /
• pp.80-90
• /
• 1996

ATM(Asyncronous Transfer Model)의 효과는 셀이라고 부르는 고정 길이 패킷의 통계적 다중화에 기인한다. ATM 교환 망을 실현하기 위한 가장 중요한 핵심 기술은 버퍼와 스위치의 배열이다. 현재 대부분의 스위칭 망은 $8{\times}8$ 150Mb/s 또는 $16{\times}16$ 150Mb/s의 단위 ATM 스위치를 이용한 성장 모듈 방식으로 구현해 오고 있으며 $32{\times}32$ 150Mb/s의 단위 스위치는 각국에서 개발 중에 있다. 본 논문에서는 셀 손실, 지연 및 처리율 성능에 있어서 보다 우수한 트래픽 특성과 쉬운 LSI(Large Scale Intergrated circuit)가 가능한 공유 버퍼 메모리 스위치를 채용한 $32{\times}32$(4.9Gb/s 처리율) ATM 단위 스위치 구조를 고찰하고, 버퍼 용량을 해석적으로 평가하고 컴퓨터 시뮬레이션 하였다. 그리고 비충돌 같은 링크 속도를 개선하는 대용랑($M{\times}M$. M>1.000)의 ATM 교환 비충돌(non-blocking) 교환망 구성 방안을 고찰하였다.