• 제목/요약/키워드: Sample-Hold Capacitor

검색결과 20건 처리시간 0.041초

2차-RC 필터와 Sample-Hold 커패시터로 구성된 루프 필터와 단방향 전하펌프를 가진 PLL (A PLL with an unipolar charge pump and a loop filter consisting of sample-hold capacitor and 2nd-order RC filter)

  • 백승하;최영식
    • 한국정보통신학회논문지
    • /
    • 제17권10호
    • /
    • pp.2380-2386
    • /
    • 2013
  • 이 논문에서는 2차-RC 필터와 sample-hold 커패시터로 구성된 루프필터와 단방향 전하펌프를 가진 위상고정루프를 제안하였다. 제안된 위상고정루프의 목적은 전하펌프의 전류 불일치에 의한 기준 신호 의사 잡음을 개선 한다는 것이다. 또한 이를 통하여 위상 잡음 특성도 개선하였다. 회로는 1.8V $0.18{\mu}m$ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하였고 회로의 동작을 검증하였다.

샘플-홀드 커패시터와 전압제어발진기 신호에 동작하는 피드포워드 루프필터를 가진 단방향 전하펌프를 가진 위상고정루프 (A PLL with an Unipolar Charge Pump and a Loop Filter consisting of Sample-Hold Capacitor and FVCO-sampled Feedforward Filter)

  • 한대현
    • 한국정보전자통신기술학회논문지
    • /
    • 제11권3호
    • /
    • pp.283-289
    • /
    • 2018
  • 샘플-홀드 커패시터와 전압제어발진기 신호에 동작하는 피드포워드 루프필터를 가진 단방향 전하펌프를 가진 위상고정루프를 제안하였다. 제안된 위상고정루프는 기존의 2차 RC 필터에 비해서 저항 대신에 스위치와 작은 작은 크기의 커패시터를 사용하여 칩 크기를 줄일 수 있을 뿐만 아니라 전압제어발진기의 위상잡음에 영향을 미치는 ${\Delta}VLPF$의 변화량과, 기준신호 의사잡음에 영향을 미치는 ${\Delta}{\Delta}VLPF$의 변화량을 각각 1/5과 1/6로 줄였다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 시뮬레이션을 통해 위상잡음 특성이 개선된 동작을 확인하였다. 향후 시뮬레이션을 바탕으로 칩을 제작하여 성능을 검정할 계획이다.

A Switched-Capacitor Interface for Differential Capacitance Transducers

  • Ogawa, Satomi;Ohura, Takao;Oisugi, Yutaka;Watanabe, Kenzo
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 ITC-CSCC -2
    • /
    • pp.587-590
    • /
    • 2000
  • For high-accuracy signal processing of differential capacitance transducers, an interface circuitry based on a switched-capacitor sample/hold circuit is developed. Driven by nonoverlapping two-phase clocks, the interface produces the output voltage which is proportional to the ratio of difference-to-sum of two capacitors of a differential transducer. Performances of a prototype chip fabricated using 0.6 $\mu\textrm{m}$ n-well CMOS process were measured and compared with those simulated by HSPICE. The measured results indicate that 0.1% resolution is achievable with the proposed interface and the temperature-dependence of the interface is small enough fur practical applications.

  • PDF

500 MHz의 입력 대역폭을 갖는 8b 200 MHz 0.18 um CMOS A/D 변환기 (An 8b 200 MHz 0.18 um CMOS ADC with 500 MHz Input Bandwidth)

  • 조영재;배우진;박희원;김세원;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제40권5호
    • /
    • pp.312-320
    • /
    • 2003
  • 본 논문에서는 고속 평판 디스플레이 응용을 위한 8b 200 MHz 0.18 um CMOS A/D 변환기 (Analog-to-Digital Converter:ADC)를 제안한다. 제안하는 A/D 변환기는 200 MHz의 샘플링 클럭 속도에서 샘플링 클럭 속도보다 더 높은 입력 대역폭을 얻기 위해서 개선된 bootstrapping 기법을 사용한다. Bootstrapping 기법이 적용된 샘플-앤-흘드 증폭기(Sample-and-Hold Amplifier. SHA)는 기존의 회로 보다 향상된 정확도를 가지며, 1.7 V의 전원 전압, 200 MHz의 샘플링 클럭, 500 MHz의 정현파 입력에서 SHA의 출력을 FFT(Fast Fourier Transform) 분석한 결과 7.2 비트의 유효 비트 수(effective number of bits)를 나타내었다. 또한 병합 캐패시터 스위칭 (Merged-Capacitor Switching:MCS) 기법을 사용하여 기존의 A/D 변환기에 사용되는 캐패시터의 숫자를 50 % 줄임으로써 샘플링 속도를 높임과 동시에 면적을 최소화하였다. 제안하는 40 변환기는 0.18 um n-well single-poly quad-metal CMOS 공정을 사용하여 모의 실험 되었으며, 1.7 V 전원 전압, 200 MHz의 샘플링 클럭에서 73 mW의 전력을 소모한다.

부하전류 추정기법에 의한 단상능동전력필터 제어 (A Single-Phase Active Power Filter Control with Load Current Estimation Method)

  • 곽상신;이무영;최연호;임성운;권우현
    • 전력전자학회논문지
    • /
    • 제5권4호
    • /
    • pp.335-342
    • /
    • 2000
  • 단상 능동전력필터에 있어서 비선형 부하전류를 직접 검출하지 않고 능통전력필터의 직류측 커패시터 전압을 이용해 추정하여 제어하는 방법을 제안한다. 이는 부하전류와 능동전택필터의 직류측 커패시터 전압을 봉사에 검출하는 기존의 방식에 비해 부하전류 검출단을 제거할 수 있음으로써 설치가 간편할 뿐만 아니라 가격을 낮출 수 있으면서도 동일한 성능의 능동전력필터의 구현을 가능하게 한다. 또한 직류측 커패시터 전압제어를 위해 샘플-흘드와 비례제어빙식을 사용하므로 기존의 저역통괴필터와 PI 제어시 적분기로 인한 지연을 없앨 수 있어 빠르고 우수한 과도응답특성을 나타낸다. 전원전압과 보상전류, 스위치 상태에 따라 8개의 모드로 나누어 능동전력필터의 동작을 설명하였으며, 제안한 방법의 성능을 실험을 통해 확인하였다.

  • PDF

저전력 2-Step 8-bit 10-MHz CMOS A/D 변환기 (A Low-Power 2-Step 8-bit 10-MHz CMOS A/D Converter)

  • 박창선;손주호;김영랄;김동용
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
    • /
    • pp.201-204
    • /
    • 2000
  • In this paper, an A/D converter is implemented to obtain 8bit resolution at a conversion rate of 10Msample/s. This architecture is proposed using the 2-step architecture for high speed conversion rate. It is consisted of sample/hold circuit, low power comparator, voltage reference circuit and DAC of binary weighted capacitor array. Proposed A/D converter is designed using 0.2$\mu\textrm{m}$ CMOS technology. The SNR is 45.3dB at a sampling rate of 10MHz with 1.95MHz sine input signal. When an 8bit 10Msample/s A/D converter is simulated, the Differential Nonlinearity / Integral Nonlinearity (DNL/ INL) error are ${\pm}$1 / ${\pm}$2 LSB, respectively. The power consumption is 13㎽ at single +2.5V supply voltage.

  • PDF

비디오 신호 인터페이스를 위한 CMOS ADC의 설계 (A Design of CMOS ADC for Video Interface)

  • 안승헌;권오준;임진업;최중호
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 II
    • /
    • pp.975-978
    • /
    • 2003
  • 본 논문에서는 비디오 신호 인터페이스를 위해 10비트 50MHz ADC 를 설계하였으며 DCL(digital-error correction logic)을 갖는 3-3-3-4 구조의 파이프라인 방식을 사용하였다. SHA(sample and hold amplifier)와 MDAC (multiplying digital-to-analog converter)에 쓰이는 증폭기는 높은 이득을 갖도록 gain-boosting 기법을 적용하였으며, 전력소모와 면적을 줄이기 위해 capacitor scaling 기법을 적용하였다. 본 ADC 는 0.35 μm double-poly four-metal n-well CMOS 공정으로 설계 및 제작하였으며, 전체 회로는 3.3V 단일 전원 전압에서 동작하도록 설계하였다. 측정 결과 5MHz 의 입력을 인가하였을 때 SNDR 은 56.7dB, 전체 전력 소모는 112mW 이며, 입출력 단의 패드를 포함한 전체 칩 면적은 2.6mm×2.6mm이다.

  • PDF

8-bit 10-MHz CMOS A/D 변환기 (A 8-bit 10-MHz CMOS A/D Converter)

  • 박창선;손주호;이준호;김종민;김동용
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1999년도 추계종합학술대회 논문집
    • /
    • pp.263-266
    • /
    • 1999
  • In this work, a A/D converter is implemented to obtain 8bit resolution at a conversion rate of 10MS/s for video applications. This architecture is proposed using the Pipelined architecture for high speed conversion rate and the Successive - Approximation architecture for low power consumption, and consists of two identical stages that consist of sample/hold circuit, low power comparator, voltage reference circuit and MDAC of binary weighted capacitor array. Proposed A/D converter is designed using 0.25${\mu}{\textrm}{m}$ CMOS technology The SNR is 80㏈ at a sampling rate of 10MHz with 1.95MHz sine input signal. When an 8bit 10MS/s A/D converter is simulated, the Differential Nonlinearity / Integral Nonlinearity (DNL/ INL) error are $\pm$0.5 / $\pm$2 LSB, respectively. The power consumption is 13㎽ at 10MS/s.

  • PDF

단일 입력 SAR ADC를 이용한 AMOLED 픽셀 문턱 전압 감지 회로 (A Threshold-voltage Sensing Circuit using Single-ended SAR ADC for AMOLED Pixel)

  • 손지수;장영찬
    • 전기전자학회논문지
    • /
    • 제24권3호
    • /
    • pp.719-726
    • /
    • 2020
  • 능동형 유기 발광 다이오드의 픽셀 노화를 보상하기 위한 문턱 전압 감지 회로가 제안된다. 제안된 문턱 전압 감지 회로는 샘플-홀드 회로와 10비트의 해상도를 가지는 단일 입력 축차 근사형 아날로그-디지털 변환기로 구성된다. 각 샘플-홀드 회로의 스케일 다운 변환기와 단일-차동 변환기를 가지는 가변 이득 증폭기를 제거하기 위해 단일 입력 축차 근사형 아날로그-디지털 변환기를 위한 중간 기준 전압 보정과 입력 범위 보정이 수행된다. 제안된 문턱 전압 감지 회로는 1.8V 공급 전압의 180nm CMOS 공정을 사용하여 설계된다. 단일 입력 축차 근사형 아날로그-디지털 변환기로의 유효 비트와 전력 소모는 각각 9.425비트와 2.83mW이다.

A 1.8V 50-MS/s 10-bit 0.18-um CMOS Pipelined ADC without SHA

  • 어지훈;김원영;김상훈;장영찬
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 춘계학술대회
    • /
    • pp.143-146
    • /
    • 2011
  • 본 논문은 1.2Vpp differential 입력 범위를 가지는 50-MS/s 10-hit pipelined ADC를 소개한다. 설계된 pipelined ADC는 8단의 1.5bit/stage, 1단의 2bit/stage와 digital correction 블록, bias circuit 및 reference driver, 그리고 clock generator로 구성된다. 1.5bit/stage는 sub-ADC, DAC, gain stage로 구성된다. 특히, 설계된 pipelined ADC에서는 hardware와 power consumption을 줄이기 위해 SHA를 제거하였으며, 전체 ADC의 dynamic performance를 향상시키기 위해 linearity가 개선된 bootstrapped switch를 사용하였다. Sub-ADC를 위한 reference 전압은 외부에서 인가하지 않고 on-chip reference driver에서 발생시킨다. 제안된 pipelined ADC는 1.8V supply, $0.18{\mu}m$ 1-poly 5-metal CMOS 공정에서 설계되었으며, power decoupling capacitor를 포함하여 $0.95mm^2$의 칩 면적을 가진다. 또한, 60mW의 전력소모를 가진다. 또한, Nyquist sampling rate에서 9.3-bit의 ENOB를 나타내었다.

  • PDF