• 한국전자통신학회논문지
• /
• 제16권3호
• /
• pp.417-422
• /
• 2021

본 논문에서는 시간영역 비교기를 응용한 ZQ 보정회로를 제안한다. 제안하는 비교기는 VCO기반으로 설계되었으며 전력소모를 감소시키기 위해 추가적인 클록 발생기를 사용하였다. 제안한 비교기를 사용하여 참조 전압과 PAD 전압을 낮은 1 LSB 전압 단위로 비교하여 추가적인 오프셋 보정과정을 생략할 수 있었다. 제안하는 시간영역 비교기 기반의 ZQ 보정회로는 1.05 V 및 0.5 V 공급전압의 65 nm CMOS공정으로 설계되었다. 제안한 클록 발생기를 통해 단일 시간영역 비교기 대비 37 %의 전력소모가 감소하였으며 제안하는 ZQ 보정 회로를 통해 최대 67.4 %의 mask margin을 증가시켰다.

• 대한기계학회논문집A
• /
• 제37권7호
• /
• pp.875-881
• /
• 2013

증기발생기 수직 지지대를 고정하고 있는 고강도 앵커 볼트의 응력부식균열에 대한 건전성 평가는 원자력발전소 기기 건전성 유지와 관련하여 중요한 현안 가운데 하나이다. 이에 따라 미국 EPRI에서는 고강도 앵커 볼트의 건전성 평가를 위한 기준균열계수 개념 기반의 평가 절차를 제시한 바 있으며, 본 연구에서는 EPRI에서 제시한 절차에 입각하여 증기발생기 수직 지지대 고정용 앵커 볼트의 응력부식균열 및 취성 파괴에 대한 건전성 평가를 수행하였다. 이를 위해 볼트 예비하중과 운전하중을 고려한 3차원 유한요소 응력해석을 수행하여 볼트 단면에 작용하는 공칭응력을 결정하였으며, 결정된 볼트 응력과 EPRI 절차를 이용하여 앵커 볼트의 균열 건전성을 평가하였다. 또한 3차원 탄성 유한요소 파괴역학 해석을 수행하여 EPRI에서 제시한 기준균열계수의 정확성을 검증하였다.

• 한국정보전자통신기술학회논문지
• /
• 제12권6호
• /
• pp.619-628
• /
• 2019

본 논문에서는 진성난수 생성기를 위한 베타선 센서를 설계하였다. PMOS 피드백 트랜지스터의 게이트를 DC 전압으로 바이어스하는 대신 PMOS 피드백 트랜지스터에 흐르는 전류가 PVT 변동에 둔감하도록 설계된 전류 바이어스 회로를 mirroring하게 흐르도록 하므로 CSA의 signal voltage의 변동을 최소화하였다. 그리고 BGR (Bandgap Reference) 회로를 이용하여 공급된 정전류를 이용하여 신호 전압을 VCOM 전압 레벨까지 충전하므로 충전 시간의 변동을 줄여 고속 감지가 가능하도록 하였다. 0.18㎛ CMOS 공정으로 설계된 베타선 센서는 corner별 모의실험 결과 CSA 회로의 최소 신호전압과 최대 신호전압은 각각 205mV와 303mV이고, pulse shaper를 거친 출력 신호를 비교기의 VTHR (Threshold Voltage) 전압과 비교해서 발생된 펄스의 최소와 최대 폭은 각각 0.592㎲와 1.247㎲로 100kHz의 고속 감지가 가능한 결과가 나왔으며, 최대 100Kpulse/sec로 계수할 수 있도록 설계하였다.

• 한국정보통신학회논문지
• /
• 제10권3호
• /
• pp.486-495
• /
• 2006

본 논문에서 는 플래쉬 셀을 사용하여 수동형 UHF RFID 태그 칩에 사용되는 저전력 1Kb 동기식 EEPROM을 설계하였다. 저전력 EEPROM을 구현하기 위한 방법으로 다음과 같은 4가지 방법을 제안하였다. 첫째, VDD(=1.5V)와 VDDP(=2.5V)의 이중 전원 공급전압 방식을 사용하였고, 둘째, 동기식 회로 설계에서 클럭(clock) 신호가 계속 클럭킹(clocking)으로 인한 스위칭 전류(switching current)가 흐르는 것을 막기 위해 CKE(Clock Enable) 신호를 사용하였다. 셋째, 읽기 사이클에서 전류 센싱(current sensing) 방식 대신 저전력 소모를 갖는 clocked inverter를 사용한 센싱 방식을 사용하였으며, 넷째, 쓰기 모드시 Voltage-up 변환기(converter) 회로를 사용하여 기준전압 발생기(Reference Voltage Generator)에는 저전압인 VDD를 사용할 수 있도록 하여 전력 소모를 줄일 수가 있었다. $0.25{\mu}m$ EEPROM 공정을 이용하여 칩을 제작하였으며, 1Kb EEPROM을 설계한 결과 읽기 모드와 쓰기 모드 시에 소모되는 전력은 각각 $4.25{\mu}W$와 $25{\mu}W$이고, 레이아웃 면적(layout area)은 $646.3\times657.68{\mu}m^2$이다.

• 대한전자공학회논문지SD
• /
• 제41권12호
• /
• pp.59-65
• /
• 2004

적외선 소자로부터 생성되는 신호의 잡음 특성의 향상, 즉 좋은 영상을 얻기 위해서 적외선 영상신호 취득회로(ROIC)에서는 안정적인 기준 전압원이 필요하다. 본 논문은 극저온인 77K에서 동작하는 적외선 영상신호 취득회로(readout integrated circuit)를 위한 밴드갭 회로를 처음으로 제작한 후 측정, 평가하여 그 실용 가능성을 입증하고 있다. 밴드갭 회로는 대표적인 전압 기준회로로서 기존에 발표된 대부분의 밴드갭 회로는 실온에서 동작하는 것이며, 액체질소 온도 77K에서는 그 특성이 적합하지 않다. 본 논문에서는 극저온에서 동작하는 밴드갭 회로 설계를 위하여, 그에 맞는 회로를 선택하여 온도변화에 따른 사용되는 소자들의 파라미터에 대한 이론정립을 통한 그것의 특성을 살펴보고, 이러한 특성들을 고려하여 저온동작에 적합도록 하였다. 이 회로는 Hynix 0.6um standard CMOS 공정을 통해서 제작되었으며, 측정된 출력전압($V_{out}$)은 60K에서 110K까지 1.0396$\pm$0.0015V로서 기존의 실온에 동작하던 밴드갭 회로보다 더 높은 안정도를 보여주었다.

• 한국소음진동공학회:학술대회논문집
• /
• 한국소음진동공학회 2000년도 춘계학술대회논문집
• /
• pp.263-268
• /
• 2000

본 논문에서는 고조파 소음을 내는 시스템의기본 주파수 추정을 통한 새로운 피드백 능동소음제어 방법을 제안한다. 기존신호를 측정하기 어려운 상황에서 종래의 다중 정현파 소음의 능동제어 방법은 기준신호를 측정하는 대신 추정된 주파수를 이용하여 기준신호를 만들어낸다. 그러나 비팅현상(beating phenomenon)이 존재할 때는 순간적으로 특정 주파수 성분이 사라지게 되므로 적응 주파수 추정이 어렵게 되어 비팅현상에 의한 주파수 추정에서의 혼돈을 만들어진 기준신호를 쓸모없게 만든다. 제안된 알고리즘은 두 가지 부분으로 구성된다. 첫째는 기본주파수 추정을 이용한 기준신호 발생기이고 둘째는 기존의 피드포워드 제어부분이다. 제안된 결정 규칙을 이용한 기본주파수 추정알고리즘은 비팅현상에 둔감할 뿐 아니라 기존의 직렬형 적응노치필터 방법에 비해 좋은 추종성능과 적은 주파수 추정 오차의 분산을 갖는다. 더욱이 신호대잡음비가 좋지 않아 기존의 주파수 검증하기 위해서 실측한 선박의 객실 소음과 자동차의 시변하는 엔진부밍소음에 대해서 모의 실험을 수해한다.

• 전자공학회논문지SC
• /
• 제46권2호
• /
• pp.72-77
• /
• 2009

본 논문은 별도 기준 클록 없이 고속 시리얼 데이터 통신을 위한 3.2Gb/s 클록 데이터 복원(CDR) 회로를 설명한다. CDR회로는 전체적으로 5부분으로 구성되며, 위상검출기(PD)와 주파수 검출기(FD), 다중 위상 전압 제어 발진기(VCO), 전하펌프(CP), 외부 루프필터(LF)로 구성되어 있다. CDR회로는 half-rate bang-bang 타입의 위상 검출기와 입력 pull-in 범위를 늘릴 수 있도록 half-rate 주파수 검출기를 적용하였다. VCO는 4단의 차동 지연단(delay cell)으로 구성되어 있으며 튜닝 범위와 선형성 향상을 위해 rail-to-rail 전류 바이어스단을 적용하였다 각 지연단은 풀 스윙과 듀티의 부정합을 보상할 수 있는 출력 버퍼를 갖고 있다. 구현한 CDR회로는 별도의 기준 클록 없이 넓은 pull-in 범위를 확보할 수 있으며 기준 클록 생성을 위한 부가적인 Phase-Locked Loop를 필요치 않기 때문에 칩의 면적과 전력소비를 효과적으로 줄일 수 있다. 본 CDR 회로는 0.18um 1P6M CMOS 공정을 이용하여 제작하였고 루프 필터를 제외한 전체 칩 면적은 $1{\times}1mm^2$이다. 3.2Gb/s 입력 데이터 율에서 모의실험을 통한 복원된 클록의 pk-pk 지터는 26ps이며 1.8V 전원전압에서 전체 전력소모는 63mW로 나타났다. 동일한 입력 데이터 율에서 테스트를 통한 pk-pk 지터 결과는 55ps였으며 신뢰할 수 있는 입력 데이터율 범위는 약 2.4Gb/s에서 3.4Gb/s로 나타났다.

• 한국통신학회논문지
• /
• 제40권9호
• /
• pp.1693-1698
• /
• 2015

본 논문은 이중 펄스 폭을 지닌 PFM(Pulse-Frequency Modulator) 부스트 변환기를 제안한다. 부스트 변환기의 구동 회로 구조는 밴드 갭 기준 전압 발생 회로와 이를 이용해 여러 가지의 기준 전압을 생성하는 기준 전압 발생 회로, 소프트 시동 회로, 에러 증폭기, 고속 전압 비교기, 인덕터 전류 센싱 회로, 펄스 폭 발생 회로로 구성되어있다. 변환기는 부하 전류 상태에 따라 서로 다른 최대 인덕터 전류 값을 갖도록 구성해 부하 범위를 넓히고, 출력 전압 리플을 감소하도록 했다. 제안된 PFM 부스트 변환기는 입력 전압으로 3.7V를 받고, 18V의 출력 전압을 생성한다. 구동 가능한 부하 전류는 0.1~300mA의 범위를 가진다. 모의실험 결과 저 부하 전류 동작 구간에서 0.43%, 고 부하 전류 동작 구간에서는 0.79%의 출력 전압 리플을 보였다. 변환기는 저 부하 구간에서 85%의 효율을 나타내며 20mA에서 86.4%로 최대의 효율을 나타냈다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.146-153
• /
• 2008

High speed serial link에 적합한 clock multiphase generator용 integrated phase-locked loop (PLL)을 설계하였다. 설계된 PLL은 programmable current mirror를 사용하여 동작 범위 안에서 동일한 loop bandwidth와 damping factor를 가진다. 또한 설계한 PLL 회로 netlists를 가지고 HSPICE 시뮬레이션을 통해 close-loop transfer function과 VCO의 phase noise transfer function을 구하였다. Board 위 칩의 자체 임피던스는 decoupling capacitor의 크기와 위치에 따라 계산된다. 세부적으로, close-loop transfer function에서 gain의 최대값과 VCO noise transfer function에서 gain의 최대값 사이의 주파수범위에서 decoupling capacitor의 크기와 위치에 따른 보드 위 칩의 자체 임피던스를 구하였다. 이를 바탕으로 보드에서의 decoupling capacitor의 크기와 위치가 PLL의 jitter에 어떠한 영향을 미치는지 분석하였다. 설계된 PLL은 1.8V의 동작 전압에서 400MHz에서 2GH의 wide operation range를 가지며 $0.18-{\mu}m$ EMOS공정으로 설계하였다. Reference clock은 100MHz이며 전체 PLL power consumption은 1.2GHz에서 17.28 mW이다.

• 대한의용생체공학회:의공학회지
• /
• 제28권4호
• /
• pp.539-548
• /
• 2007

In the paper, a wireless charger with the function of auto-shutdown for fully implantale middle ear hearing devices (F-IMEHD) has been designed. The wireless charger can communicate with an implant module to be turned off automatically shutdown after an internal rechargeable battery has been fully-charged by electromagnetic coupling using two coils. For the communication with an implant module, the wireless charger uses the load shift keying (LSK) method. But, the variation of the mutual inductance due to the different distance between two coils can cause the communication error in receiving the fully-charged signal from an implant module. To solve the problem, the implemented wireless charger has a variable reference generator for LSK communication. The wireless charger generates proper level of the reference voltage for a comparator using an ADC (analog-to-digital converter) and a DAC (digital-to-analog converter). Through the result of experiment, it has been confirmed that the presented wireless charger can detect signals from implantable module. And wireless charger can stop generating electromagnetic flux after an implanted battery has been fully charged in spite of variable coil distance according to different skin thickness.