• 지능정보연구
• /
• 제17권2호
• /
• pp.119-128
• /
• 2011

최근 사용자 정보와 주변 환경의 정보를 수집할 수 있는 센서의 기술과 휴대 디바이스의 성능이 매우 발달되어 왔다. 이러한 기술 발달로 인해 사용자는 매우 다양한 콘텐츠를 이용할 수 있게 되었다. 그러나 사용자가 휴대한 디바이스의 특성에 따라 이용할 수 있는 콘텐츠가 제한적이다. 이것을 해결하기 위해 하나의 콘텐츠를 여러 디바이스에서 사용하기 위한 연구가 활발히 진행 중이다. 본 연구에서는 사용자 주변의 센서를 통한 다양한 정보를 수집하여 사용자의 상황에 맞는 특정 콘텐츠를 선정하고, 선정된 콘텐츠를 사용자가 휴대한 디바이스 특성에 맞게 변환하여 서비스를 제공하는 시스템을 제안한다.

• 한국정보과학회논문지:데이타베이스
• /
• 제32권4호
• /
• pp.372-382
• /
• 2005

각 센서들이 측정한 데이타의 평균값 등을 구하는 집계연산은 센서 네트워크에서 자주 사용되는 응용이다. 센서 네트워크를 구성하는 센서는 작은 배터리로 작동되기 때문에 센서의 에너지 소모를 줄이는 것은 센서 네트워크의 중요한 문제이다. 센서의 에너지 소모를 줄이기 위한 가장 중요한 요소는 전송되는 메시지 수를 줄이는 것인데, 네트워크 내 집계연산과 데이타 필터링이 집계연산 시 전송되는 메시지 수를 줄이기 위한 효과적인 방법이라고 알려져 있다 네트워크 내 집계연산과 데이타 필터링을 동시에 수행하면 더 많은 메시지글 줄일 수 있으며, 최근에 이 방법을 근간으로 한 연구가 있었다. 본 논문에서는, 기존의 데이타 필터링 방법보다 더 효율적이고 효과적인 방법을 제안한다. 본 논문에서 제안하는 방법은 센서 노드의 자기 조정에 기반하고 있기 때문에 더 쉽고 간단하다. 다양한 실험을 통해서, 본 논문에서 제안하는 방법이 다른 방법들보다 더 많은 메시지를 줄이는 것을 확인하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제13권7호
• /
• pp.476-487
• /
• 2007

플래시 메모리는 전원이 끊기더라도 정보를 유지할 수 있는 비 휘발성 메모리로써 빠른 접근 속도, 저 전력 소비, 간편한 휴대성 등의 장점을 가진다. 플래시 메모리는 다른 메모리와 달리 "쓰기 전 지우기"(erase before write) 성질과 제한된 수의 지우기 연산을 수행할 수 없는 성질을 지닌다. 이와 같은 하드웨어 특성들로 인해 소프트웨어인 플래시 변환 계층(FTL: flash translation layer)을 필요로 한다. FTL은 파일 시스템의 논리주소를 플래시 메모리의 물리주소로 바꾸어주는 소프트웨어로써 FTL의 알고리즘으로 인해 플래시 메모리의 성능, 마모도 등이 좌우된다. 이 논문에서는 새로운 FTL의 알고리즘인 EAST를 제안한다. EAST는 재할당 블록(reallocation block)을 이용한 효율적인 공간 관리 기법으로 로그 블록의 개수를 최적화 시키고, 블록 상태를 사용한 사상 기법을 사용하며, 플래시 메모리의 공간을 효율적으로 관리한다. EAST는 특히 플래시 메모리의 용량이 크고 사용하는 용량이 작을 경우 FAST보다 더 나은 성능을 보인다.

• International journal of advanced smart convergence
• /
• 제4권1호
• /
• pp.154-161
• /
• 2015

A novel process has successfully been developed by overcoming major difficulties through the elimination of number of process steps involved in the Classical Transesterification reaction during the preparation of Fatty Acid Methyl/Ethyl Ester (FAME.FAEE) called biodiesel. The Classical process with cost intensive process steps such as the utilization of excess alcohol, needing downstream distillation for the recovery and reutilization of excess alcohol/cosolvent, unrecoverable homogenous catalyst which consumes vast quantity of fresh distilled water during the purification of the product and downstream waste water treatment before its safe disposal to the surface water body. The Novel Process FAME/FAEE is produced from any vegetable oil irrespective of edible or inedible variety using sonication energy. The novelty of the finding is the use of only theoretical quantity of alcohol along with a co-solvent and reduced quantity of homogeneous catalyst. Under this condition neither the homogeneous catalyst goes to the FAME layer nor is the distillation needed. The same ester also has been prepared in high pressure high temperature reactor without using catalyst at sub critical temperature. The quality of prepared biodiesel without involving any purification step meets the ASTM standards. Blended Biodiesel with Common Diesel Fuel (CDF) and FAME is prepared, characterized and used as fuel in the Kirloskar make CI Engines. The evaluation of the engine performance result of pure CDF, B05 biodiesel, B10 biodiesel of all types of biodiesel prepared by using the feedstock of Soybean (Glycine max) and Karanja (Pongamia pinnate) oil along with their mixed oil provides useful information such as brake power, brake thermal efficiency, brake specific fuel consumption, etc, and established it as ideal fuel for unmodified CI engine.

• 전자공학회논문지SC
• /
• 제40권3호
• /
• pp.152-162
• /
• 2003

본 논문에서는 전압모드를 기초로 한 2진-4치 상호 변환기와 논리 게이트의 기본 소자라고 할 수 있는 4치 인버터회로를 설계하였다. 2진-4치 변환기는 2비트의 2진 신호를 입력으로 하여 1디지트의 4치 신호를 출력하는 회로이고 4치-2진 변환기는 1디지트의 4치 신호를 받아들여 2비트의 2진 신호를 출력하는 회로이며 Down-literal Circuit(DLC)블록과 2진 조합회로(CLC : Combinational Logic Circuit)블록으로 구성된다. 4치 인버터회로를 구현함에 있어서는 기준전압 생성 및 제어신호 생성을 모두 DLC를 사용하고 스위치 부분만을 일반 MOS로 사용하여 설계하였다. 설계된 회로들은 +3V 단일 공급 전원에서 0.35㎛ N-well doubly-poly four-metal CMOS technology의 파라미터를 사용한 Hspice를 이용하여 모의 실험을 하였다. 모의 실험 결과는 샘플링 레이트가 250MHz, 소비 전력은 0.6mW, 출력은 0.1V이내의 범위에서 전압레벨을 유지하는 결과를 보였다.

• 대한전자공학회논문지SD
• /
• 제43권9호
• /
• pp.10-16
• /
• 2006

본 논문에서는 PHS 어플리케이션에서 새로운 Coarse Toning 기법을 사용한 빠른 스위칭의 CMOS 주파수 합성기를 기술하였다. 제안한 Coarse Tuning 방법은 Phase Noise와 Lock-Time을 최적화하기 위해 LC-VCO의 적절한 Tuning Capacitances를 선택하는 것이다. 이를 바탕으로 측정된 Lock-Time은 약 $20{\mu}s$ 이고, Phase Noise는 600kHz의 offset에서 -121dBc/Hz이다. 칩은 $0.25{\mu}m$ CMOS 공정으로 제작하였고, 면적은 $0.7mm{\times}2.1mm$ 이다. 소비전력은 2.7V 공급 전압 하에서 54mW 이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제1권1호
• /
• pp.84-93
• /
• 2001

An electromagnetic micro x-y stage for probe-based data storage (PDS) has been fabricated. The x-y stage consists of a silicon body inside which planar copper coils are embedded, a glass substrate bonded to the silicon body, and eight permanent magnets. The dimensions of flexures and copper coils were determined to yield $100{\;}\mu\textrm{m}$ in x and y directions under 50 mA of supplied current and to have 440 Hz of natural frequency. For the application to PDS devices, electromagnetic stage should have flat top surface for the prevention of its interference with multi-probe array, and have coils with low resistance for low power consumption. In order to satisfy these design criteria, conducting planar copper coils have been electroplated within silicon trenches which have high aspect ratio ($5{\;}\mu\textrm{m}$in width and $30{\;}\mu\textrm{m}$in depth). Silicon flexures with a height of $250{\;}\mu\textrm{m}$ were fabricated by using inductively coupled plasma reactive ion etching (ICP-RIE). The characteristics of a fabricated electromagnetic stage were measured by using laser doppler vibrometer (LDV) and dynamic signal analyzer (DSA). The DC gain was $0.16{\;}\mu\textrm{m}/mA$ and the maximum displacement was $42{\;}\mu\textrm{m}$ at a current of 180 mA. The measured natural frequency of the lowest mode was 325 Hz. Compared with the designed values, the lower natural frequency and DC gain of the fabricated device are due to the reverse-tapered ICP-RIE process and the incomplete assembly of the upper-sided permanent magnets for LDV measurements.

• 대한전자공학회논문지TC
• /
• 제46권6호
• /
• pp.111-117
• /
• 2009

WCDMA 시스템에서는 네트워크 영역의 결정, 셀 인식, 동기화, 채널 추정, 신호 타이밍 포착 및 추적을 위해 파일럿 채널을 사용한다. 이동통신 서비스 수요의 증가로 인해 도심의 WCDMA 망 환경 하에서 단일한 무선 중계기는 다수의 인접 기지국으로부터 파일럿 신호를 수신하지만 각각의 기지국에서 송신하는 파일럿 채널을 구분하지 못하기에 파일럿 간섭 현상이 나타난다. 이러한 파일럿 간섭은 단말기에서의 잦은 핸드오프로 인한 수신 감도의 저하, 전송 효율 및 통화 품질의 저하, 채널용량의 감소와 불필요한 전력 소모 증가 등의 원인이 된다. 따라서 본 논문에서는 적응 추정 알고리즘인 NLMS 기법을 이용해서 WCDMA 무선 중계기에 적용 가능한 파일럿 간섭 제거 기법을 제안한다. 제안된 기법을 적용하여 각각 링크 레벨에서와 네트워크 레벨 에서 모의실험을 수행하여 무선 중계기 시스템에서의 성능 향상을 평가하였다. 그 결과 링크 레벨 관점에서의 BER 성능 향상과 네트워크 레벨 관점에서 시스템의 콜 드랍 확률의 향상을 각각 확인하였다.

• 대한전자공학회논문지TC
• /
• 제44권2호
• /
• pp.15-21
• /
• 2007

본 논문에서는 Impulse-radio-based Ultra Wideband (IR-UWB)를 이용한 에너지 검출 기반의 비동기 수신기에서 저사양의 ADC와 간단한 디지털 회로 만으로 이루어진 심벌 동기 획득(acquisition) 및 심벌 동기 추적(tracking) 방식을 제안한다. 기존의 심벌 동기 방식이 정확한 심벌 동기 '시점을 찾는 것에 초점을 맞추었다면, 제안하는 방식은 심벌 동기 '구간'을 찾아 그 구간 내에서 데이터를 판단함으로써 하드웨어 복잡성을 낮추었고, 전력 소모를 줄였다. 이를 위해 심벌 동기 구간에 해당하는 BDW (Bit Decision Window)를 정의하고 SNR(Signal to Noise Ratio), 하드웨어 자원 및 BDW의 크기와 BER (Bit Error Rate)와의 관계를 분석하였다. 주어진 SNR과 하드웨어 자원으로 BER을 최소화하기 위한 BDW의 크기를 구한다. 제안한 알고리즘은 실제 임펄스 채널 특성을 고려하여 모의실험을 통하여 검증하였다.

• 대한전자공학회논문지SD
• /
• 제44권11호
• /
• pp.1-8
• /
• 2007

본 논문에서는, 무선 통신 응용을 위한 광대역 연속시간 시그마-델타 모듈레이터를 130nm CMOS공정으로 구현하였다. 제안된 양자화 레벨을 효율적으로 조절할 수 있는 적응성 양자화기를 사용하여, 작은 크기의 입력에 대해서 SNR의 이득을 볼 수 있었다. 모듈레이터는 전력 소모를 줄이기 위해 2차 루프 필터로 구성되어 있고, 지터에 의한 영향을 줄이고 높은 선형성을 보장하기 위해 4 비트 양자화기, DAC를 사용하였다. 설계된 회로는 320MHz 샘플링 주파수에서 동작하며 10MHz 입력 대역에서 30mW의 전력을 소모하고 최대 SNR 51.36dB를 얻었다.