Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Wideband Multi-bit Continuous-Time $\Sigma\Delta$ Modulator with Adaptive Quantization Level

적응성 양자화 레벨을 가지는 광대역 다중-비트 연속시간 $\Sigma\Delta$ 모듈레이터

  • Lee, Hee-Bum (School of Electrical Engineering and Computer Science, Seoul National University) ;
  • Shin, Woo-Yeol (School of Electrical Engineering and Computer Science, Seoul National University) ;
  • Lee, Hyun-Joong (School of Electrical Engineering and Computer Science, Seoul National University) ;
  • Kim, Suh-Wan (School of Electrical Engineering and Computer Science, Seoul National University)
  • 이희범 (서울대학교 전기컴퓨터공학부) ;
  • 신우열 (서울대학교 전기컴퓨터공학부) ;
  • 이현중 (서울대학교 전기컴퓨터공학부) ;
  • 김수환 (서울대학교 전기컴퓨터공학부)
  • Published : 2007.11.25
Download PDF
⟨ Previous Next ⟩

Abstract

A wideband continuous-time sigma delta modulator for wireless application is implemented in 130nm CMOS. The SNR for small input signal is improved using a proposed adaptive quantizer which can effectively scale the quantization level. The modulator comprises a second-order loop filter for low power consumption, 4-bit quantizer and DAC for low jitter sensitivity and high linearity. Designed circuit achieves peak SNR of 51.36B with 10MHz signal Bandwidth and 320MHz sampling frequency dissipating 30mW.

본 논문에서는, 무선 통신 응용을 위한 광대역 연속시간 시그마-델타 모듈레이터를 130nm CMOS공정으로 구현하였다. 제안된 양자화 레벨을 효율적으로 조절할 수 있는 적응성 양자화기를 사용하여, 작은 크기의 입력에 대해서 SNR의 이득을 볼 수 있었다. 모듈레이터는 전력 소모를 줄이기 위해 2차 루프 필터로 구성되어 있고, 지터에 의한 영향을 줄이고 높은 선형성을 보장하기 위해 4 비트 양자화기, DAC를 사용하였다. 설계된 회로는 320MHz 샘플링 주파수에서 동작하며 10MHz 입력 대역에서 30mW의 전력을 소모하고 최대 SNR 51.36dB를 얻었다.

Keywords

References

  1. J. Arias, P. Kiss, V. Prodanov, V. Boccuzzi, M. Banu, D. Bisdal, J. S. Pablo, L. Quintanilla and J. Barbolla, 'A 32-mW 320-MHz Continuous- Time Complex Delta-Sigma ADC for Multi- Mode Wireless-LAN Receiver,' IEEE J. Solid-State Circuit, vol. 41, no. 2, pp. 339-351, Feb 2006 https://doi.org/10.1109/JSSC.2005.862346
  2. S. Yan, E. Sanchez-Sinencio, 'A Continuous- Time ${\Delta}{\Sigma}$ Modulator With 88-dB Dynamic Range and 1.1-MHz Signal Bandwidth,' IEEE J. Solid-State Circuit, vol. 39, no. 1, pp. 75-86, Jan 2004 https://doi.org/10.1109/JSSC.2003.820856
  3. R. Schreier and G. C. Temes, Understanding Delta-Sigma Data Converters. New York: IEEE Press, 2005
  4. R. Adams, 'Design and Implementation of an Audio 18-bit Analog-to-Digital Converter Using Oversampling Techniques,' J. Audio Eng. Society, pp. 153-166, Mar 1986
  5. R. T. Baird and T. S. Fiez, 'Improved ${\Delta}{\Sigma}$ DAC linearity using data weighted averaging,' Proceedings of the 1995 IEEE International Symposium on Circuits and Systems, vol. 1, pp. 13-16, May 1995