• 대한전기학회논문지
• /
• 제43권2호
• /
• pp.285-295
• /
• 1994

Double Injection(DI) switching devices consist of PS0+T and nS0+T contact separated by a nearly intrinsic semiconductor region containing deep trap. The equation set for DI switching device simulation by FEM is proposed. The existance of deep trap requires the modification of conventional equation set. So recombination rate equation is modified and a new equation is included in the equation set which conventionally consists op Poisson equation and current continuity equation. Consequently, the modeling equation set, which is proposed in this paper, can be applied to other semiconductor devices with trap.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권4호
• /
• pp.217-222
• /
• 2003

A new two-dimensional analytical model for the potential distribution and drain-induced barrier lowering (DIBL) effect of fully depleted short-channel Silicon-on-insulator (SOI)-MESFET's has been presented in this paper. The two dimensional potential distribution functions in the active layer of the device is approximated as a simple parabolic function and the two-dimensional Poisson's equation has been solved with suitable boundary conditions to obtain the bottom potential at the Si/oxide layer interface. It is observed that for the SOI-MESFET's, as the gate-length is decreased below a certain limit, the bottom potential is increased and thus the channel barrier between the drain and source is reduced. The similar effect may also be observed by increasing the drain-source voltage if the device is operated in the near threshold or sub-threshold region. This is an electrostatic effect known as the drain-induced barrier lowering (DIBL) in the short-gate SOI-MESFET's. The model has been verified by comparing the results with that of the simulated one obtained by solving the 2-D Poisson's equation numerically by using the pde toolbox of the widely used software MATLAB.

• 대한조선학회논문집
• /
• 제36권1호
• /
• pp.70-81
• /
• 1999

선체주위의 점성유동을 계산하기 위해서는 수치계산을 위한 3차원 공간 격자계가 필요하다. 본 논문에서는 타원형 미분 방정식인 Poisson 방정식의 해를 이용하여 3차원 공간 격자계를 구성하는 방법을 개발하였다. 2차원에서 사용되던 Sorenson방법을 3차원으로 확장하여 격자계의 분포 및 교차 각도를 지정하는 함수를 정의하게 하였다. 미분방정식의 해는 weighting function scheme과 modified strongly implicit procedure를 사용하여 구하였고, 3차원 내부 격자계와 경계면과의 매끄러운 연결을 위해 trans-finite interpolation을 이용하였다. 적용예로서 컨테이너 운반선과 대형 유조선 주위의 난류유동 계산을 위한 공간 격자계를 보였다.

• 대한기계학회논문집
• /
• 제17권1호
• /
• pp.182-189
• /
• 1993

본 연구에서는 한곳에 적응효과가 중복되는 것을 피하고 해의 변화율이 상대 적으로 큰 곳에 대해 대등한 격자 적응효과를 주는 방법을 연구하였다. 전 유동장에 서 해의 변화율을 계산하여 하한값(threshold) 보다 큰 값을 갖는 cell에 대해 같은 크기의 가중함수(weight function) 값을 갖게 한다. 하한값(threshold)은 전체 cell 수에 대해 상위의 변화율을 갖는 cell의 백분율(percentage)로부터 구한다. 이 방법 은 하한값을 직접 대입해야 한다는 단점은 있으나 변황율이 상대적으로 큰 영역에 대 해 고른 격자 적응 효과를 줌으로 해서 격자 적응의 회수를 줄일 수 있으며 해의 발달 에 긍정적인 격자를 생성할 수 있다.

• 한국전산유체공학회:학술대회논문집
• /
• 한국전산유체공학회 2004년도 춘계 학술대회논문집
• /
• pp.77-82
• /
• 2004

A new anisotropic mesh refinement method is proposed. The new method is based on a simple second order interpolation error indicator. Therefore, it is methodologically direct and intuitive as compared with traditional anisotropic refinement strategies. Moreover, it does not depend on the mesh type. The error indicator is face-wisely calculated for all faces in a mesh and the cell refinement type is determined by the configuration of face markings with a given threshold. For the sake of simplicity, an application for a poisson equation on a triangle mesh is considered. The error field and resultant mesh refinement pattern are compared and effects of the threshold selection are discussed. Applying anisotropic refinement with various thresholds, we observed higher convergence rates than those in the uniform refinement cases.

• Journal of Electrical Engineering and Technology
• /
• 제9권1호
• /
• pp.247-253
• /
• 2014

In this paper, a new two dimensional (2D) analytical modeling and simulation for a Dual Material Double Gate tunnel field effect transistor (DMDG TFET) is proposed. The Parabolic approximation technique is used to solve the 2-D Poisson equation with suitable boundary conditions and analytical expressions for surface potential and electric field are derived. This electric field distribution is further used to calculate the tunnelling generation rate and thus we numerically extract the tunnelling current. The results show a significant improvement in on-current characteristics while short channel effects are greatly reduced. Effectiveness of the proposed model has been confirmed by comparing the analytical results with the TCAD simulation results.

• 전기학회논문지
• /
• 제61권12호
• /
• pp.1872-1876
• /
• 2012

A calculation method of the breakdown voltage for the drain region with the cylindrical structure in LDMOS is proposed. The depletion region of the drain is divided into many smaller regions and the doping concentration of each split region is assumed to be uniformly distributed. The field and potential in each split region is calculated by the integration of the Poisson equation and the ionization integral method is used to compute the breakdown voltage. The breakdown voltage resulted from the proposed method shows the maximum relative error of 2.2% compared with the result of the 2-dimensional device simulation using BANDIS.

• 한국정보통신학회논문지
• /
• 제15권6호
• /
• pp.1338-1342
• /
• 2011

본 연구에서는 차세대 나노소자인 DGMOSFET에서 발생하는 단채널효과 중 하나인 문턱전압특성에 대하여 분석하고자 한다. 특히 포아송방정식을 풀 때 전하분포를 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 이때 가우시안 함수의 변수인 이온주입범위 및 분포편차에 대하여 문턱전압의 변화를 관찰하고자 한다. 포아송방정식으로 부터 해석학적 전위분포 모델을 구하였으며 이를 이용하여 문턱전압을 구하였다. 문턱전압은 표면전위가 페르미전위의 두배가 될 때 게이트 전압으로 정의되므로 표면전위의 해석학적 모델을 구하여 문턱전압을 구하였다. 본 연구의 모델이 타당하다는 것을 입증하기 위하여 포텐셜 분포값을 수치해석학적 값과 비교하였다. 결과적으로 본 연구에서 제시한 포텐셜모델이 수치해석학적 시뮬레이션모델과 매우 잘 일치하였으며 DGMOSFET의 도핑분포 함수의 형태에 따라 문턱전압 특성을 분석하였다.

• 한국정보통신학회논문지
• /
• 제16권2호
• /
• pp.325-330
• /
• 2012

본 연구에서는 차세대 나노소자인 이중게이트(Double gate; DG) MOSFET에서 발생하는 단채널효과 중 하나인 드레인유기장벽감소(Drain Induced Barrier Lowering; DIBL)에 대하여 분석하였다. 포아송방정식을 풀어 전위분포에 대한 분석학적 해를 구할 때 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 이때 가우시안 함수의 변수인 이온주입범위 및 분포편차 그리고 소자 파라미터인 채널의 크기, 도핑강도 등에 대하여 드레인유기장벽감소의 변화를 관찰하고자 한다. 본 연구의 모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으므로 본 연구에서는 이 모델을 이용하여 드레인유기장벽감소에 대하여 분석한 결과 드레인유기장벽감소 현상은 채널의 구조 및 도핑강도에 따라 매우 급격히 변화하는 것을 알 수 있었다.

• 한국정보통신학회논문지
• /
• 제18권3호
• /
• pp.651-656
• /
• 2014

본 연구에서는 비대칭 이중게이트 MOSFET의 채널도핑 변화에 따른 문턱전압이하 스윙의 변화를 분석하였다. 문턱전압이하 스윙은 문턱전압이하 영역에서 발생하는 차단전류의 감소정도를 나타내는 요소로서 디지털회로 적용에 매우 중요한 역할을 한다. 비대칭 이중게이트 MOSFET의 문턱전압이하 스윙을 분석하기 위하여 포아송방정식을 이용하였다. 비대칭 이중게이트 MOSFET는 대칭 이중게이트 MOSFET와 달리 상하단 게이트의 산화막 두께 및 인가전압을 다르게 제작할 수 있다. 본 연구에서는 비대칭 이중게이트 MOSFET의 채널 내 농도변화 및 게이트 산화막 두께 그리고 인가전압 등이 문턱전압이하 스윙에 미치는 영향을 관찰하였다. 특히 포아송방정식을 풀 때 도핑분포함수로 가우스분포함수를 이용하였으며 가우스분포함수의 파라미터인 이온주입범위 및 분포편차에 대한 문턱전압이하 스윙의 변화를 관찰하였다. 분석결과, 문턱전압이하 스윙은 도핑농도 및 분포함수에 따라 크게 변화하였으며 게이트 산화막 두께 및 인가전압에 크게 영향을 받는 것을 관찰할 수 있었다.