• 정보과학회 논문지
• /
• 제42권8호
• /
• pp.947-953
• /
• 2015

PRAM은 바이트 단위의 쓰기와 비휘발성의 특징을 모두 가지고 있으며, DRAM보다 높은 밀 집도가 기대되기 때문에 DRAM을 대체할 수 있을 것으로 예상된다. 이에, PRAM 기반의 버퍼 캐시 교체정책에 대한 연구가 활발하게 진행되고 있다. 그러나 대부분의 기존 연구는 PRAM의 수명 및 느린 쓰기 성능에만 집중함으로써 PRAM의 바이트 단위의 쓰기 성능을 제한적으로 이용한다. 이에, 본 논문에서는 PRAM의 바이트 단위의 쓰기 성능과 스토리지의 성능을 모두 고려한 새로운 버퍼 캐시 교체 정책을 제안 한다. 제안 기법은 바이트 단위의 쓰기 성능을 이용하기 위해 작은 크기의 쓰기 요청이 빈번한 페이지를 PRAM에 유지시키며 DRAM과 PRAM사이의 선택적 페이지 이동을 통해 PRAM의 쓰기 횟수를 감소시킨다. 실험 결과, 제안 기법은 CLOCK 알고리즘에 비해 최고 92%까지 PRAM의 쓰기 횟수를 감소시키고 PRAM 테스트 보드에서 최대 62%까지 수행시간을 향상시키는 것을 확인하였다.

• 정보과학회 논문지
• /
• 제42권3호
• /
• pp.379-389
• /
• 2015

Phase Change Memory (PCM 또는 PRAM), Magneto Resistive RAM (MRAM)과 같은 차세대 비휘발성 메모리가 등장하면서, Dynamic Random-Access Memory (DRAM)을 PRAM으로 대체하는 연구가 활발히 진행되고 있다. 본 논문에서는 PRAM을 메인 메모리로 사용하는 시스템에서 지금까지 널리 사용되고 있는 기존의 조인 알고리즘(블록 네스티드 조인, 소트-머지 조인, 그레이스 해시 조인, 하이브리드 해시 조인)들을 사용했을 때 발생하는 내구성과 성능 문제를 비교, 분석한다. 본 연구의 실험결과에 의하면 기존의 조인 알고리즘들을 PRAM에 맞게 재설계해야 하는 필요성이 제기되었다. 특히, 본 연구는 조인 알고리즘들을 PRAM에 적용했을 때 발생하는 이슈들을 과학적으로 규명한 첫 시도이다. 그리고 기존의 조인 알고리즘들을 PRAM에 적용했을 때 발생하는 내구성과 성능을 비교하기 위한 PRAM 기반의 시스템을 모델링하고 시뮬레이터를 구현한 것에 연구의 의의를 둘 수 있다.

• 대한전자공학회논문지SD
• /
• 제44권1호
• /
• pp.45-50
• /
• 2007

본 논문에서는 상변환 메모리 (phase-change random access memory: PRAM)의 저전력 선택적 데이터 쓰기(selective data write: SDW) 기법을 제안하였다. PRAM은 쓰기 동작 과정에서 큰 전류를 오랜 시간동안 소모하기 때문에 큰 쓰기 전력을 소모한다. 이 쓰기 전력을 줄이기 위하여, SDW 기법은 쓰기 동작 과정에서 PRAM 셀에 데이터를 쓰기 전에 우선 저장될 셀의 데이터를 읽어온다. 셀의 기존 데이터와 새롭게 저장할 데이터를 비교하여, 입력된 데이터와 저장된 데이터가 다른 경우에만 PRAM 셀에 데이터 쓰기를 수행한다. 제안된 쓰기 기법을 사용하여 전력 소모를 반 이상으로 줄일 수 있다. 1Kbits ($128{\times}8bits$) PRAM 테스트 칩을 $0.5{\mu}m$ GST 셀과 $0.8{\mu}m$ CMOS 공정을 사용하여 구현하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.1272-1273
• /
• 2008

PRAM(Phase change access memory) has desirable characteristics including high speed, low cost, low power, and simple process. PRAM is based on the reversible phase transition between resistive amorphous and conductive crystalline states of chalcogenide. However, PRAM needs high reset current for operation. PRAM have to reduce reset current for high density and competitiveness. Therefore, we have investigated the reset current of PRAM with top electrode contact hole size using 3-D finite element analysis tool in this paper.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2006년도 춘계학술대회
• /
• pp.21-40
• /
• 2006

[ ${\Box}$ ] Opportunities for PRAM Nearly ideal memory characteristics Potential for high density & low cost memory ${\Box}$ Technical Challenges Writing current reduction is the most urgent issue. ${\to}$ chalcogenide, programming volume, current density, heat loss control Improvement of writing speed, reliability ${\Box}$ Prospects (PRAM as a Mainstream Memory) Evenn, We have demonstrated 256Mb PRAM Realization of high density and low cost PRAM with good reliability will be key succss factor. We need to develop PRAM specific applications.

• 대한조선학회지
• /
• 제26권1호
• /
• pp.63-72
• /
• 1989

Container선의 선미부 선형 설계에 있어서 pram의 wideness를 증가시킴에 따라 발생될 수 있는 여러 사항을 조사하였다. $KM_T$의 증가로 인한 정수중의 복원력 향상 및 상갑판위에 화물적재의 양을 늘일 수 있다는 점과 더불어 항해중 복원성능의 변화, 선체변동압력의 증대, 저항추진성능에 미치는 영향 그리고 선체구조 측면에서의 고려사항등을 검토하였다.

• 한국인터넷방송통신학회논문지
• /
• 제15권2호
• /
• pp.137-143
• /
• 2015

과거 30년 동안 메모리 생산의 경제성 이유로 주 메모리 핵심 제품으로 사용된 DRAM의 단점을 극복할 수 있는 대체 기술로 PRAM 기술이 제안되어 왔다. 본 논문에서는 PRAM의 내로우 값을 이용하여 쓰기 동작을 줄임으로써 에너지 소모를 절감할 수 있는 기법을 제안한다. 이를 위해 내로우 값을 이용한 데이터 압축 방법을 기술하고, PRAM의 아키텍쳐 구조를 설정하고, Simplescalar 3.0e 시뮬레이터와 SPEC CPU2000 벤치마크를 사용하여 실험한다. 본 연구의 실험 결과에 의하면 제안된 기법을 사용할 경우 PRAM의 데이터 히트율은 39.4%에서 67.7%로 증가하였으며, 에너지 소모율은 9.2% 감소하였다. 제안된 기법을 사용하기 위해서는 공간 오버헤드가 워드 당 3.13% 발생하며 약간의 추가적인 하드웨어 모듈이 필요하다.

• 전자공학회논문지
• /
• 제50권4호
• /
• pp.117-123
• /
• 2013

최근 클라우드 스토리지 환경에서 전통적인 스토리지장치인 하드디스크를 대체하여 SSD(Solid-State Drive)의 사용량이 증가하고 있다. SSD는 기계적인 동작이 없어 빠른 입출력 성능을 가지는 반면 덮어쓰기가 불가능한 특성을 가지고 있어 공간 효율성을 위한 관리가 중요하다. 이와 같은 마모도 특성을 갖는 SSD의 공간 효율성을 효과적으로 관리하기 위해 데이터 중복제거 기법을 이용한다. 하지만 데이터 중복제거 기법은 데이터 청킹, 해싱, 해시값 검색과정 연산을 포함하기 때문에 오버헤드가 발생하는 문제점이 있다. 본 논문에서는 SSD 스토리지 시스템에서 PRAM 캐시를 이용한 데이터 중복제거 기법을 제안한다. 제안한 방법은 DRAM의 1차 해시테이블에 PRAM에 캐싱된 데이터를 위한 해시값들을 저장하고, LRU(Least Recently Used)기법을 이용하여 관리한다. PRAM의 2차 해시테이블에는 SSD 스토리지에 저장된 데이터에 대한 해시값들을 저장하고, DRAM의 1차 해시테이블에 대한 백업을 PRAM에 유지함으로써 전원 손실등에 대비하여 신뢰성을 향상시킬 수 있다. 실험결과, 제안하는 기법은 기존의 DRAM에 모든 해시값들을 저장하여 관리하는 기법보다 SSD의 쓰기 횟수 및 연산시간을 워크로드별 평균 44.2%, 38.8%의 감소 효과를 보였다.

• 대한전자공학회논문지SD
• /
• 제44권11호
• /
• pp.95-100
• /
• 2007

전력-종속 데이터 반전 기법(power-dependant data inversion: PDI)을 이용하는 저전력 PRAM을 제안하였다. PRAM은 많은 쓰기 전류를 오랜 시간동안 필요로 하기 때문에 많은 쓰기 전력을 소모하게 되고, #1#과 #0#을 저장하는데 사용하는 전력이 다르다. PDI는 이런 특성을 이용하여 원본 데이터와 반전된 데이터를 저장하기 위해 필요한 전력을 비교한 후, 전력을 적게 소모하는 데이터를 저장한다. PDI 기법은 각 데이터마다 추가적인 반전 비트를 사용 하지만, 기존의 쓰기 기법과 비교하여 최대전력과 평균전력을 각각 50%와 37.5% 이하로 크게 줄일 수 있다. 8bit 데이터를 저장하기 위한 평균 전력은 반전 비트의 영향으로 41%이하가 된다. 128$\times$8bits 1K-bit PRAM 칩을 0.5${\mu}m$ GST 셀을 갖는 0.8${\mu}m$ CMOS 공정으로 구현하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.132-132
• /
• 2011

For the programming volume of PRAM, Ge2Sb2Te5(GST) thin films have been dominantly used and prepared by physical vapor deposition (PVD), chemical vapor deposition (CVD), atomic layer deposition (ALD). Among these methods, ALD is particularly considered as the most promising technique for the integration of PRAM because the ALD offers a superior conformality to PVD and CVD methods and a digital thickness control precisely to the atomic level since the film is deposited one atomic layer at a time. Meanwhile, although the IST has been already known as an optical data storage material, recently, it is known that the IST benefits multistate switching behavior, meaning that the IST-PRAM can be used for mutli-level coding, which is quite different and unique performance compared with the GST-PRAM. Therefore, it is necessary to investigate a possibility of the IST materials for the application of PRAM. So far there are many attempts to deposit the IST with MOCVD and PVD. However, it has not been reported that the IST can be deposited with the ALD method since the ALD reaction mechanism of metal organic precursors and the deposition parameters related with the ALD window are rarely known. Therefore, the main aim of this work is to demonstrate the ALD process for IST films with various precursors and the conformal filling of a nano size programming volume structure with the ALD?IST film for the integration. InSbTe (IST) thin films were deposited by ALD method with different precursors and deposition parameters and demonstrated conformal filling of the nano size programmable volume of cell structure for the integration of phase change random access memory (PRAM). The deposition rate and incubation time are 1.98 A/cycle and 25 cycle, respectively. The complete filling of nano size volume will be useful to fabricate the bottom contact type PRAM.