A Low Power PRAM using a Power-Dependant Data Inversion Scheme

A low power PRAM using a power-dependant data inversion (PDI) scheme is proposed. The PRAM consumes large write power because large write currents are required during long time. Also, the power consumptions for storing #1# and #0# are different. The PDI circuit compares the power consumptions to store the original data and its inverted data, and then it stores the less power consuming data. Although the PDI scheme needs an additional inversion bit per data, the maximum and average powers of the PDI can be under 50% and 37.5% of the conventional write scheme, respectively. The average power for storing 8bit data is under 41%, due to the inversion bit. The 1K-bit PRAM chip with 128$\times$8bits was implemented with a 0.8${\mu}m$ CMOS technology with a 0.5${\mu}m$ GST cell.

전력-종속 데이터 반전 기법을 이용한 저전력 상변환 메모리

전력-종속 데이터 반전 기법(power-dependant data inversion: PDI)을 이용하는 저전력 PRAM을 제안하였다. PRAM은 많은 쓰기 전류를 오랜 시간동안 필요로 하기 때문에 많은 쓰기 전력을 소모하게 되고, #1#과 #0#을 저장하는데 사용하는 전력이 다르다. PDI는 이런 특성을 이용하여 원본 데이터와 반전된 데이터를 저장하기 위해 필요한 전력을 비교한 후, 전력을 적게 소모하는 데이터를 저장한다. PDI 기법은 각 데이터마다 추가적인 반전 비트를 사용 하지만, 기존의 쓰기 기법과 비교하여 최대전력과 평균전력을 각각 50%와 37.5% 이하로 크게 줄일 수 있다. 8bit 데이터를 저장하기 위한 평균 전력은 반전 비트의 영향으로 41%이하가 된다. 128$\times$8bits 1K-bit PRAM 칩을 0.5${\mu}m$ GST 셀을 갖는 0.8${\mu}m$ CMOS 공정으로 구현하였다.