• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.16-17
• /
• 2006

In this paper, Ni-V alloy was studied with different structures and thickness. In case of Ni-V and Ni-V/Co/TiN, low resistive Ni silicide was formed after one step RTP (Rapid Thermal Process) with temperature range from $400^{\circ}C$ to $600^{\circ}C$ for 30sec in vacuum. After furnace annealing with temperatures range from $550^{\circ}C$ to $650^{\circ}C$ for 30min in nitrogen ambient, Ni-V single structure shows the best thermal stability compare with the other ones. To enhance the thermal stability up to 650oC and find the optimal thickness of Ni silicide, different thickness of Ni-V was studied in this work. Stable sheet resistance was obtained through Ni-V single structure with optimal Ni-V thickness.

• 한국산학기술학회논문지
• /
• 제9권3호
• /
• pp.615-620
• /
• 2008

저저항 배선층으로 쓰일 수 있는 선폭 $0.5{\mu}m$, 70nm 높이의 폴리실리콘 패턴에 $10nm-Ni_{1-x}Co_x$(x=0.2, 0.6, and 0.7)의 금속 박막을 열증착법으로 성막하고 쾌속 열처리 (RTA) 온도를 $700^{\circ}C$와 $1000^{\circ}C$로 달리하여 실리사이드화 공정을 실시하여 상부에 니켈코발트 실리사이드를 형성시켰다 이때의 미세구조를 확인하고 FIB (focused ion beam)를 활용하여 저에너지 조건 (30kV-10 pA-2 sec)에서 배선층을 국부적으로 조사하여 실리사이드 층의 선택적 제거 가능성을 확인하였다. 실험 범위내의 실리사이드화 온도 범위와 NiCo 상대 조성 범위에서 주어진 FIB 조건으로 선택적으로 저저항 실리사이드 층의 제거가 가능하였으나, 상대적으로 Co 함유량이 많은 실리사이드는 배선층 내부에서 기포가 발생하였으며, 이러한 기포로 인해 실리사이드 층만의 국부적 제거는 불가능하였다.

• 한국전기전자재료학회논문지
• /
• 제21권1호
• /
• pp.18-22
• /
• 2008

In this paper, the Ni-Co alloy was used for thermal stability estimation comparison with Ni structure. The proposed Ni/Ni-Co structure exhibited wider range of rapid thermal process windows, lower sheet resistance in spite of high temperature annealing up to $700^{\circ}C$ for 30 min, more uniform interface via FE-SEM analysis, NiSi phase peak. Therefore, The proposed Ni/Ni-Co structure is highly promising for highly thermal immune Ni-silicide for nano-scale MOSFET technology.

• 한국전기전자재료학회논문지
• /
• 제19권11호
• /
• pp.1000-1004
• /
• 2006

In this paper, thermal stability of Ni-silicide formed on the SOI substrate with $B_{11}$ has been characterized. The sheet resistance of Ni-silicide on un-doped SOI and $B_{11}$ implanted bulk substrate was increased after the post-silicidation annealing at $700^{\circ}C$ for 30 min. However, in case of $B_{11}$ implanted SOI substrate, the sheet resistance showed stable characteristics after the post-silicidation annealing up to $700^{\circ}C$ for 30 min. The main reason of the excellent property of $B_{11}$ sample is believed to be the retardation of Ni diffusion by the boron and bottom oxide layer of SOI. Therefore, retardation of Ni diffusion is highly desirable lot high performance Ni silicide technology.

• Applied Microscopy
• /
• 제24권4호
• /
• pp.123-131
• /
• 1994

In this study the initial stage nucleation and growth of Ni silicide on (001) Si by evaporation and furnace annealing have been investigated by transmission electron microscopy. The pressure was $10^{-6}$ Torr during evaporation and annealing. And the annealing temperature to produce $NiSi_2\;was\;800^{\circ}C$. From the evaporated film, $NiSi_2$ nucleus has grown into Si substrate with an epitaxial orientation relationship. Interfaces between $NiSi_2$ and Si were A-type {111} interfaces and {100} $NiSi_2$ interfaces were also observed at the initial stage of nucleation. Ni silicide grew into Si substrate, but the nucleus partly grew into the evaporated film, with no facets, from the nuclei in the Si substrate. $NiSi_2$ nucleus with (111) habit planes was also observed.

• 한국재료학회지
• /
• 제10권9호
• /
• pp.601-606
• /
• 2000

Ni mono-silicide는 선폭이 0.15$\mu\textrm{m}$이하에서도 전기저항이 커지는 현상이 없고 Ni와 Si이 1:1로 반응하기 때문에 얇은 실리사이드의 제조가 가능하고 도펀트의 재분포 현상을 감소시킬수 있다. 따라서 0.15$\mu\textrm{m}$급 이하 디바이스에 사용이 기대되는 NiSi의 제조를 위한 Ni 박막의 증착조건 확보와 열처리 조건에 따른 NiSi의 기초 물성조사를 수행하였다. Ni mono-silicide는 sputter의 물리적 증착방법으로 Ni 박박을 증착후 관상로를 상용하여 $150~1000^{\circ}C$ 온도 범위에서 제조하였다. 그후 SPM을 이용하여 각 시편의 표면조도를 측정하였고, 미세구조와 성분분석은 EDS가 장착된 TEM을 사용하여 측정하였다. 각 열처리 온도별 생성상의 전기적 성질은 4 point probe로 측정하였다. 본 연구의 결과, SPM은 비파괴 방법으로 NiSi가 NiSi$_2$로 변태되었는지 확인할 수 있는 효과적인 공정모니터링 방법임을 확인하였고, $800^{\circ}C$이상 공온 열처리에 잔류 Ni의 산화방지를 의해 산소분압의 제어가 $Po_2$=1.5$\pm$10(sup)-11색 이하가 되어야 함을 알 수 있었으며, 전지적 특성실험으로부터 본 연구에서 제조된 박막의 NiSi$\longrightarrow$NiSi$_2$ 상태변온도는 $700^{\circ}C$라고 판단되었다.

• 반도체디스플레이기술학회지
• /
• 제7권1호
• /
• pp.7-10
• /
• 2008

Effect of Pd addition on crystal structures of two nickel silicides, NiSi and $NiSi_2$, is investigated by using an ab initio calculation. A Pd atom substitutes a Ni and Si site, respectively, to evaluate the preferable site between them. Pd prefers Ni site to Si site in NiSi, while it prefers Si site to Ni site in $NiSi_2$. The calculated total energy also indicates that the Pd substitution to Si site stabilizes the $NiSi_2$ structure. This calculated data matches well with the experimental data obtained from Atom probe.

• 한국산학기술학회논문지
• /
• 제7권3호
• /
• pp.332-337
• /
• 2006

기판전면에 패턴 없이 15 nm Co/15 nm Ni/70 nm polysilicon/200 nm $SiO_2$/Si(100) 구조로 적층된 구조로부터 급속열처리기 (rapid thermal annealer : RTA)를 이용하여 40초간 700, 900, $1000^{\circ}C$의 실리사이드화 온도를 변화시키면서 CoNi 복합실리사이드를 형성하였다. 완성된 두께 100 nm 정도의 CoNi 복합실리사이드층으로 배선층을 만든다고 상정하여, 이중 집속이온빔(dual beam focused ion beam : FIB)을 써서 30 kV에서 표면전류를 $1{\sim}100$ pA 범위에서 조절하면서 나노급 선폭제작의 가능성을 확인하였다. 각 온도별 복합실리사이드에 동일한 이온빔 조건으로 $100{\mu}m$ 길이의 패턴을 만들고, 이온빔으로 양 끝단에 트렌치를 만들어 FE-SEM으로 각 조건에서의 선폭, 두께, 최종 에칭형상을 확인하였다. 기존 형상변형이 많아서 나노급 선폭 구현이 불리한 폴리사이드 공정에 비해서, 최초로 새로운 저저항 복합실리사이드에 대해서 100 nm 이하의 나노급 피치를 가진 선폭 제작이 $30kV{\sim}30pA$ 범위에서 가능하였다.

• 한국재료학회지
• /
• 제17권2호
• /
• pp.73-80
• /
• 2007

For the sub-65 nm CMOS process, it is necessary to develop a new silicide material and an accompanying process that allows the silicide to maintain a low sheet resistance and to have an enhanced thermal stability, thus providing for a wider process window. In this study, we have evaluated the property and unit process compatibility of newly proposed composite silicides. We fabricated composite silicide layers on single crystal silicon from $10nm-Ni_{1-x}Co_x/single-crystalline-Si(100),\;10nm-Ni_{1-x}Co_x/poly-crystalline-\;Si(100)$ wafers (x=0.2, 0.5, and 0.8) with the purpose of mimicking the silicides on source and drain actives and gates. Both the film structures were prepared by thermal evaporation and silicidized by rapid thermal annealing (RTA) from $700^{\circ}C\;to\;1100^{\circ}C$ for 40 seconds. The sheet resistance, cross-sectional microstructure, surface composition, were investigated using a four-point probe, a field emission scanning probe microscope, a field ion beam, an X-ray diffractometer, and an Auger electron depth profi1ing spectroscopy, respectively. Finally, our newly proposed composite silicides had a stable resistance up to $1100^{\circ}C$ and maintained it below $20{\Omega}/Sg$., while the conventional NiSi was limited to $700^{\circ}C$. All our results imply that the composite silicide made from NiCo alloy films may be a possible candidate for 65 nm-CMOS devices.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권4호
• /
• pp.260-264
• /
• 2010

In this paper, Ni silicide is formed on boron cluster ($B_{18}H_{22}$) implanted source/drains for shallow junctions of nano-scale CMOSFETs and its thermal stability is improved, using vacuum annealing. Although Ni silicide on $B_{18}H_{22}$ implanted Si substrate exhibited greater sheet resistance than on the $BF_2$ implanted one, its thermal stability was greatly improved using vacuum annealing. Moreover, the boron depth profile, using vacuum post-silicidation annealing, showed a shallower junction than that using $N_2$ annealing.