• 대한전자공학회논문지SD
• /
• 제40권6호
• /
• pp.384-392
• /
• 2003

집적회로용 NPN BJT의 베이스-컬렉터간 역방향 항복전압 추출 알고리즘을 제시한다. 모의실험 시간을 최소화할 수 있는 3차원 메쉬 생성 방법을 제시하고 포아송 방정식의 해를 이용하여 역방향 항복전압을 구하는 방법을 제시한다. 제시된 방법의 타당성을 검증하기 위해 20V 공정과 30V 공정을 기반으로 제작된 집적회로용 NPN BJT의 베이스-컬렉터간 역방향 항복전압을 실측치와 비교한 결과 20V 공정을 이용한 NPN BJT는 8.0%의 평균상대오차를 보였으며 30V 공정을 이용한 NPN BJT는 4.3%의 평균 상대오차를 보였다.

• 대한전자공학회논문지SD
• /
• 제40권4호
• /
• pp.13-20
• /
• 2003

반도체 소자이론에 근거한 집적회로용 BJT의 역포화 전류 모델을 제시한다. 공정 조건으로부터 베이스 영역의 불순물 분포를 구하는 방법과 원형 에미터 구조를 갖는 Lateral PNP BJT와 Vertical NPN BJT의 베이스 Gummel Number를 정교하게 계산하는 방법을 제시한다. 제안된 방법의 타당성을 검증하기 위해 20V와 30V 공정을 기반으로 제작한 NPN BJT와 PNP BJT의 역포화 전류를 실측치와 비교한 결과, NPN BJT는 6.7%의 평균상대오차를 보이고 있으며 PNP BJT는 6.0%의 평균 상태오차를 보인다.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제52권2호
• /
• pp.67-73
• /
• 2003

The algorithm (or calculating the base-collector breakdown voltage of NPN BJT(Bipolar Junction Transistor) for integrated circuits is Proposed. The method for calculating the electric field using the solution of Poisson's equation is presented and the method for calculating the breakdown voltage using the integration of ionization coefficients is presented. The base-collector breakdown voltage of NPN BJT using 20V process obtained from the proposed method shows an averaged relative error of 8.0% compared with the measured data and the base-collector breakdown voltage of NPN BJT using 30V process shows an averaged relative error of 4.3% compared with the measured data

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.137-140
• /
• 2002

The algorithm for calculating the base-collector breakdown voltage of NPN BJT(Bipolar Junction Transistor) for integrated circuits is proposed. The method for calculating the electric field using the solution of Poisson's equation is presented and the method for calculating the breakdown voltage using the integration of ionization coefficients is presented. The base-collector breakdown voltage of NPN BJT using 20V process obtained from the proposed method shows an averaged relative error of 8.0% compared with the measured data.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.532-535
• /
• 2007

본 연구에서는 Sentaurus Process를 사용하여 NPN 바이폴라 트랜지스터(BJT)를 시뮬레이션 하였다. 많은 종류의 반도체 소자가 개발되고 있으나 가장 먼저 BJT가 개발되었으며 이후 계속적인 발전을 거듭하여 MOSFET와 함께 개발 발전되었다. BJT를 이용한 회로는 광범위하게 응용되고 있으며 BJT는 여전히 중요한 회로의 한 소자로 사용되고 있다. 뿐만 아니라 BJT는 MOSFET와 결합된 집적회로 기술의 응용분야에 사용되고 있다. 이는 BJT 특성들이 특별하게 설계된 많은 반도체 소자에서 자주 사용된다는 것을 의미한다. 본 연구에서는 그 중에서도 특성상 많이 사용되는 NPN BJT를 시뮬레이션 프로그램인 Sentaurus Process를 통하여 구조의 특성을 파악하고자 한다.

• 한국전기전자재료학회논문지
• /
• 제27권3호
• /
• pp.167-171
• /
• 2014

This paper examines the destruction behavior of NPN BJT (bipolar junction transistor) by repetition pulse. The injected pulse has a rise time of 1 ns and the maximum peak voltage of 2 kV. Pulse was injected into the base of transistor. Transistor was destroyed, current flows even when the base power is turned off. Cause the destruction of the transistor is damaged by heat. Breakdown voltage of the transistor is 975 V at single pulse, and repetition pulse is 525~575 V. Pulse repetition rate increases, the DT (destruction threshold) is reduced. Pulse Repetition rate is high, level of transistor destruction is more serious.

• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.735-740
• /
• 2021

본 논문에서는 기존의 LTDDSCR의 구조를 개선하여 기생 NPN BJT의 낮은 전류이득으로 높은 홀딩전압을 갖는 새로운 ESD 보호 소자를 제안한다. 제안된 보호 소자는 Synopsys사의 TCAD simulation을 이용하여 HBM simulation으로 전기적 특성을 분석하였고 current flow와 impact ionization 및 recombination Simulation으로 추가된 BJT가 동작하는 것을 확인하였다. 또한, 설계변수 D1, D2로 홀딩전압 특성을 최적화하였다. Simulation 수행결과, 새로운 ESD 보호 소자는 기존의 LTDDSCR과 비교하여 높은 홀딩전압을 갖는 것이 검증되었고 대칭적인 양방향 특성을 갖는 것이 확인되었다. 따라서 제안된 ESD 보호 소자는 IC에 적용될시 높은 면적 효율성을 가지며 IC의 신뢰성을 향상시킬 것으로 기대된다.

• 전기전자학회논문지
• /
• 제15권1호
• /
• pp.37-42
• /
• 2011

본 논문에서는 0.35 um BCD 공정을 통한 고내압 BCD 소자와 새로운 구조의 BCD 소자를 제작하여 전기적 특성을 분석하였다. 20 V급 BJT 소자, 30/60 V급 HV-CMOS, 40/60 V급 LDMOS 소자의 전기적 특성을 분석하고, 동일 공정을 통해 높은 전류 이득을 갖는 수직/수평형 NPN BJT와 고내압 특성의 LIGBT 소자를 제안하였다. 제안된 수직/수평형 NPN BJT의 항복전압은 15 V, 전류이득은 100으로 측정되었으며, 고내압 특성의 LIGBT의 항복전압은 195 V, 문턱전압은 1.5 V, Vce,sat은 1.65 V로 측정 되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 춘계학술대회
• /
• pp.775-777
• /
• 2016

본 연구에서는 반도체 집적회로에 사용되는 단위소자인 nMOSFET, pMOSFET, NPN 트랜지스터를 0.18um 반도체공정으로 제작하고 펄스방사선 영향 분석을 수행하였다. 펄스방사선 조사시험 결과 nMOSFET의 경우 $2.07{\times}10^8rad(si)/s$ 이상의 선량에서 수십 nA의 광전류가 발생되었으며, pMOSFET의 경우 $3{\times}10^8rad(si)/s$ 이상의 선량에서도 광전류가 발생되지 않는 결과를 확인하였다. NPN 트랜지스터의 경우 MOSFET과는 다르게 광전류가 약 1uA 발생되었다. 따라서 내방사선 IC 설계시 BJT 보다는 MOSFET을 시용하여야 한다.

• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.54-59
• /
• 2008

본 논문에서는 광범위 출력전압을 위한 고정밀 BiCMOS cascode 전류미러를 제안하였다. 제안한 전류미러는 베이스 전류에러를 보상하는 BJT 전류미러를 기본으로 하고 있다. NMOS-NMOS cascode 구조 대신에 npn-NMOS cascode 구조를 사용하여, 출력저항과 출력전압 범위를 증가시켰다. npn 전류 복사 트랜지스터는 입력전류를 출력전류로 복사하고, NMOS 트랜지스터는 출력저항을 증가시켜 정밀한 전류 복사를 가능케 한다. 제안한 전류미러는 광범위 출력전압에서 정밀하게 전류를 복사한다. 5V/16V 0.5um BCD 공정을 이용하여 제작한 칩을 측정하여 검증하였고, $0.3V{\sim}16V$의 출력전압 범위에서 전류 에러는 $-2.5%{\sim}1.0%$이다.