• 제목/요약/키워드: Memory test

검색결과 1,304건 처리시간 0.033초

NAND Flash Memory Pattern Test를 위한 PMBIST (PMBIST for NAND Flash Memory Pattern Test)

  • 김태환;장훈
    • 전자공학회논문지
    • /
    • 제51권1호
    • /
    • pp.79-89
    • /
    • 2014
  • 최근 새롭게 보급되는 휴대기기(스마트폰, 울트라북, 태블릿 PC)로 인하여 고용량과 빠른 속도를 원하는 소비자가 증가하고 있다. 이에 따라 Flash Memory의 수요도 지속적으로 증가하고 있다. Flash Memory는 NAND형과 NOR형으로 구분되어 있다. NAND형 Flash Memory는 NOR형 Flash Memory에 비해 속도는 느리지만 가격이 저렴하다. 그렇기 때문에 NAND형 Flash Memory는 Mobile 시장에서 많이 사용되어지고 있다. 그래서 Flash Memory Test를 위한 Fault 검출은 메우 중요하다. 본 논문에서는 Fault 검출 향상을 위한 NAND형 Flash Memory의 Pattern Test를 위한 PMBIST를 제안한다.

Fully Programmable Memory BIST for Commodity DRAMs

  • Kim, Ilwoong;Jeong, Woosik;Kang, Dongho;Kang, Sungho
    • ETRI Journal
    • /
    • 제37권4호
    • /
    • pp.787-792
    • /
    • 2015
  • To accomplish a high-speed test on low-speed automatic test equipment (ATE), a new instruction-based fully programmable memory built-in self-test (BIST) is proposed. The proposed memory BIST generates a highspeed internal clock signal by multiplying an external low-speed clock signal from an ATE by a clock multiplier embedded in a DRAM. For maximum programmability and small area overhead, the proposed memory BIST stores the unique sets of instructions and corresponding test sequences that are implicit within the test algorithms that it receives from an external ATE. The proposed memory BIST is managed by an external ATE on-the-fly to perform complicated and hard-to-implement functions, such as loop operations and refresh-interrupts. Therefore, the proposed memory BIST has a simple hardware structure compared to conventional memory BIST schemes. The proposed memory BIST is a practical test solution for reducing the overall test cost for the mass production of commodity DDRx SDRAMs.

A Flexible Programmable Memory BIST for Embedded Single-Port Memory and Dual-Port Memory

  • Park, Youngkyu;Kim, Hong-Sik;Choi, Inhyuk;Kang, Sungho
    • ETRI Journal
    • /
    • 제35권5호
    • /
    • pp.808-818
    • /
    • 2013
  • Programmable memory built-in self-test (PMBIST) is an attractive approach for testing embedded memory. However, the main difficulties of the previous works are the large area overhead and low flexibility. To overcome these problems, a new flexible PMBIST (FPMBIST) architecture that can test both single-port memory and dual-port memory using various test algorithms is proposed. In the FPMBIST, a new instruction set is developed to minimize the FPMBIST area overhead and to maximize the flexibility. In addition, FPMBIST includes a diagnostic scheme that can improve the yield by supporting three types of diagnostic methods for repair and diagnosis. The experiment results show that the proposed FPMBIST has small area overhead despite the fact that it supports various test algorithms, thus having high flexibility.

Quad-functional Built-in Test Circuit for DRAM-frame-memory Embedded SOG-LCD

  • Takatori, Kenichi;Haga, Hiroshi;Nonaka, Yoshihiro;Asada, Hideki
    • 한국정보디스플레이학회:학술대회논문집
    • /
    • 한국정보디스플레이학회 2008년도 International Meeting on Information Display
    • /
    • pp.914-917
    • /
    • 2008
  • A quad-functional built-in test circuit has been developed for DRAM-frame-memory embedded SOG-LCDs. The quad function consists of memory test, display test, serial transfer test, and parallel transfer test which is the normal operation mode for our SOG-LCD. Results of memory and display tests are shown.

  • PDF

패턴 테스트 가능한 NAND-형 플래시 메모리 내장 자체 테스트 (Pattern Testable NAND-type Flash Memory Built-In Self Test)

  • 황필주;김태환;김진완;장훈
    • 전자공학회논문지
    • /
    • 제50권6호
    • /
    • pp.122-130
    • /
    • 2013
  • 메모리반도체산업이 성장함에 따라 수요와 공급이 큰 폭으로 증가하고 있다. 그 중 플래시 메모리가 스마트폰, 테블릿PC, SoC(System on Chip)산업에 많이 사용되고 있다. 플래시 메모리는 NOR-형 플래시 메모리와 NAND-형 플래시 메모리로 나뉜다. NOR-형 플래시 메모리는 BIST(Built-In Self Test), BISR(Built-In Self Repair), BIRA(Built-In Redundancy Analysis) 등 많은 연구가 진행되었지만 NAND-형 플래시 메모리 BIST는 연구가 진행되지 않았다. 현재 NAND-형 플래시 메모리 패턴 테스트는 고가의 외부 테스트 장비를 사용하여 테스트를 수행하고 있다. NAND-형 플래시 메모리에서는 블록단위로 소거, 페이지 단위로 읽기, 쓰기 동작이 가능하기 때문에 자체 내장 테스트가 존재하지 않고 외부장비에 의존하고 있다. 고가의 외부 패턴 테스트 장비에 의존해서 테스트를 수행하던 NAND-형 플래시 메모리를 외부 패턴 테스트 장비 없이 패턴 테스트를 수행할 수 있도록 두 가지의 유한 상태 머신 기반 구조를 갖고 있는 BIST를 제안한다.

천마를 이용한 기억력 향상 효과 연구 (The Verify of Memory Improvement by Gastrodia Elata Blume)

  • 김우철;정종길;김정상;김경옥
    • 동의신경정신과학회지
    • /
    • 제24권1호
    • /
    • pp.27-44
    • /
    • 2013
  • Objectives : This study was designed to investigate the effects of Gastrodia elata Blume on the improvement of memory. Methods : This study was a 12 week, double blind, comparative clinical study. There were eligible who worked with a group of healthy seniors, all 60 years of age or older. 50 subjects were randomized either to Gastrodia elata Blume in powder form and steep in hot water or placebo. We measured the faculty of memory by using K-DRS, MMSE-K, Digit Span, Letter Fluency Test, Word List Memory Test, and the Trail Making Test, and after 12 weeks we measured the faculty of memory again using the same methods. Results : Gastrodia elata Blume steeps in the hot water group significantly increased. Initiation, perseveration level, and Memory level of K-DRS and MMSE-K score. There were no considerable differences between three groups in Digit Span and Trail Making Test score. Gastrodia elata Blume group showed significant advances in Letter Fluency Test and recognition of Word List Memory Test. Conclusions : The results suggest that Gastrodia elata Blume may have positive effects on memory improvement and function of the frontal lobe activation.

정상 노인과 경도인지장애의 감별을 위한 언어 기억과 시공간 기억 검사의 예측 성능 비교 (Comparison of Predictive Performance between Verbal and Visuospatial Memory for Differentiating Normal Elderly from Mild Cognitive Impairment)

  • 변해원
    • 한국융합학회논문지
    • /
    • 제11권6호
    • /
    • pp.203-208
    • /
    • 2020
  • 이 연구는 첫째, 경도인지장애(MCI)가 언어 기억 및 시공간 기억 등 특정 기억의 저하와 관련이 있는지를 파악하고, 둘째, 정상 노인으로부터 MCI를 감별하는 데 예측력이 우수한 지표를 탐색하였다. 표준화 된 기억검사를 수행한 189명(정상 노인 103 명, MCI 86 명)을 분석하였다. 언어 기억은 Seoul Verbal Learning Test를 이용하였고. 시공간 기억은 Rey Complex Figure Test를 이용해서 측정하였다. 다항 로지스틱 회귀모형을 이용하여 기억 검사의 예측력을 분석한 결과, 언어 기억과 시공간 기억은 정상 노인으로부터 MCI를 감별하는 데 예측 성능이 유의미하였다. 반면, 각 기억 검사의 수행결과를 포함하여 모든 혼란변수를 보정했을 때, 언어 기억의 즉시 회상만 정상 노인으로부터 MCI를 감별하는 데 예측력이 유의미하였으며, 시공간 기억의 즉시 회상은 예측력이 유의미하지 않았다. 이 결과는 MCI를 선별할 때 언어 기억과 시공간 기억의 지연 회상, 언어 기억의 즉시 회상이 MCI의 기억능력을 감별할 수 있는 최상의 조합임을 시사한다.

Memory-Enhancing Effects of Silk Fibroin-Derived Peptides in Scopolamine-Treated Mice

  • Kang, Yong Koo;Lee, Woojoo;Kang, Byunghoon;Kang, Hannah
    • Journal of Microbiology and Biotechnology
    • /
    • 제23권12호
    • /
    • pp.1779-1784
    • /
    • 2013
  • Although enzyme-hydrolyzed silk fibroin has been reported to enhance cognitive function before, it has been still unknown which peptides can improve memory. Here we report that amino acid sequences of three novel peptides were identified from fibroin hydrolysate. Fibroin hydrolysate was obtained by hydrolysis with protease after partial hydrolysis with 5M $CaCl_2$. Synthesized peptides derived from these sequences improved scopolamine-induced memory impairments in mice. We confirmed this hydrolysate had effects that improved learning and memory abilities by performing the Rey-Kim test. From this hydrolysate of silk fibroin, amino acid sequences of eight peptides were identified by LC-MS/MS. Three peptides (GAGAGTGSSGFGPY, GAGAGSGAGSGAGAGSGAGAGY, and SGAGSGAGAGSGAGAGSGA) were synthesized to investigate whether they could improve memory. Passive avoidance test and Morris water maze test were performed, and all peptides showed memory-enhancing abilities on scopolamine-induced memory impairments in mice. In this study, we identified three novel peptides that could improve memory, and that silk fibroin hydrolysate was a mixture of various active peptides that could enhance memory.

내장 메모리를 위한 프로그램 가능한 자체 테스트 (Programmable Memory BIST for Embedded Memory)

  • 홍원기;장훈
    • 대한전자공학회논문지SD
    • /
    • 제44권12호
    • /
    • pp.61-70
    • /
    • 2007
  • 메모리 기술이 발달함에 따라 메모리의 집적도가 증가하게 되었고, 이러한 변화는 구성요소들의 크기를 작아지게 만들고, 고장의 감응성이 증가하게 하였다. 그리고 고장은 더욱 복잡하게 되었다. 또한, 칩 하나에 포함되어있는 저장 요소가 늘어남에 따라 테스트 시간도 증가하게 되었다. 그리고 SOC 기술의 발달로 대용량의 내장 메모리를 통합할 수 있게 되었지만, 테스트 과정이 복잡하게 되어 외부 테스트 환경에서는 내장 메모리를 테스트하기 어렵게 되었다. 본 논문에서 제안하는 테스트 구조는 내장 테스트를 사용하여 외부 테스트 환경 없이 테스트가 가능하다. 제안하는 내장 테스트 구조는 다양한 알고리즘을 적용 가능하므로, 생산 공정의 수율 변화에 따른 알고리즘 변화에 적용이 가능하다. 그리고 메모리에 내장되어 테스트하므로, At-Speed 테스트가 가능하다. 즉, 다양한 알고리즘과 여러 형태의 메모리 블록을 테스트 가능하기 때문에 높은 효율성을 가진다.

Sliding diagonal Pattern에 의한 Memory Test circuit 설계 (Design of Memory Test Circuit for Sliding Diagonal Patterns)

  • 김대환;설병수;김대용;유영갑
    • 전자공학회논문지A
    • /
    • 제30A권1호
    • /
    • pp.8-15
    • /
    • 1993
  • A concrete disign of memory circuit is presented aiming at the application of sliding diagonal test patterns. A modification of sliding diagonal test pattern includes the complexity reduction from O(n$^{32}$) to O(n) using parallel test memory concept. The control circuit design was based on delay-element, and verified via logic and circuit simulation. Area overhead was evaluated based on physical layout using a 0.7 micron design rule resulting in about 1% area increase for a typical 16Mbit DRAM.

  • PDF