• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.12 no.10
• /
• pp.1840-1844
• /
• 2008

In this paper, the influence of channel doping concentration, which the most important factor is as double gate MOSFET is fabricated, on transport characteristics has been analyzed in the subthreshold region. The analytical model is used to derive transport model based on Poisson equation. The thermionic omission and tunneling current to have an influence on subthreshold current conduction are analyzed, and the relationship of doping concentration and subthreshold swings of this paper are compared with those of Medici two dimensional simulation, to verify this model. As a result, transport model presented in this paper is good agreement with two dimensional simulation model, and the transport characteristics have been considered according to the dimensional parameters of double gate MOSFET.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.359-362
• /
• 1998

2차원 혼합 모드 소자-회로 시뮬레이터를 이용한 과도상태 해석의 알고리즘을 제시한다. 1변수 muller 및 regular falsi법을 회로의 절점 전압과 분기(branch) 전류를 계산하는데 적용하였다. 제안된 알고리즘의 정확도와 유호성을 검증하기 위해 PN 다이오드의 양극(anode)에 저항이 직렬로 연결된 회로의 모의실험을 수행한 결과, MEDICI의 모의실험 결과에 비해 과도상태에서 전류 및 전압 특성은 각각 0.06%, 0.2% 오차 범위 한도 내에서 일치함을 보였다.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.371-374
• /
• 1998

본 논문에서는 muller법과 regular falsi법에 의한 CMOS 반전 증폭 회로를 해석하는 방법을 제안한다. Muller법과 regular falsi법을 이용하여 회로의 절점전압과 branch 전류를 예측하였고 회로의 출력 절점에서 KCL을 만족하도록 하였다. CMOS 반전 증폭 회로의 모의실험을 수행한 결과 MEDICI에 사용된 결합법에 비해 전압특성과 전류특성은 각각 5%와 5.4%의 최대상대오차를 보였다.

• The Transactions of the Korean Institute of Electrical Engineers C
• /
• v.51 no.11
• /
• pp.517-525
• /
• 2002

The channel region of seep-sub-micrometer MOSFET is non-uniformly doped with pocket implant. Therefore, the advanced threshold voltage model is needed to account for the Short-Channel Effect and Reverse-Short-Channel Effect due to the non-uniform doping concentration in the channel region. In this paper, A scalable analytical model for the MOSFET threshold voltage is developed. The developed model is verified with MEDICI and TSUPREM simulator.

• Proceedings of the KIEE Conference
• /
• 2001.07c
• /
• pp.1469-1471
• /
• 2001

A Dual Channel Trench IGBT (Insulated Gate Bipolar Transistor) is proposed to improve the latch-up characteristics. Simulation results by MEDICI have shown that the latching current density of proposed device was found to be 2850 A/$cm^2$ while that of conventional device was 1610 A/$cm^2$. The latching current desity of the proposed strucutre was 77.02% higher than that of conventional structre.

• Proceedings of the IEEK Conference
• /
• 1999.06a
• /
• pp.899-902
• /
• 1999

본 논문에서는 다수 반송자에 의해 일어나는 산란현상을 고려한 반송자-반송자 산란(CCS) 이동도 모델을 구현하였다. 구현된 CCS 이동도 모델을 검증하기 위해 N/sup ＋/P 접합 다이오드에 대해 모의실험 한 후 MEDICI와 비교한 결과 장벽전위인 0.9〔V〕 미만과 이상에서 각각 2%와 6% 정도의 상대오차를 보였다. BJT의 콜렉터에 30〔V〕를 인가한 후 베이스 전압을 0.8〔V〕까지 증가시켜 모의실험 한 결과 베이스 전압베이스 전류 및 베이스 전압-컬렉터 전류 특성은 각각 4.41%, 6.10%의 최대 상대오차를 보였다.

• Proceedings of the IEEK Conference
• /
• 1999.06a
• /
• pp.907-910
• /
• 1999

본 논문에서는 고 농도로 불순물이 주입된 영역에서 전자 및 정공 농도를 정교하게 구현하기 위해 Fermi-Dirac 분포함수를 고려한 포아송 방정식의 이산화 방법을 제안하였다. Fermi-Dirac 분포를 근사시키기 위해서 Least-Squares 및 점근선 근사법을 사용하였으며 Galerkin 방법을 근간으로 한 유한 요소법을 이용하여 포아송 방정식을 이산화하였다. 구현한 모델을 검증하기 위해 전력 BJT 시료를 제작하여 자체 개발된 소자 시뮬레이터인 BANDIS를 이용하여 모의 실험을 수행한 결과, 상업용 2차원 소자 시뮬레이터인 MEDICI에 비해 최대 4%이내의 상대 오차를 보였다.

• Proceedings of the IEEK Conference
• /
• 1999.06a
• /
• pp.393-396
• /
• 1999

A circuit model of silicon substrate coupling for CMOS RF-IC design is developed. Its characteristics are analyzed by using a simple RC mesh model in order to investigate substrate coupling. The coupling effects due to the substrate were characterized with substrate resistivity, oxide thickness, substrate thickness. and physical distance. Thereby the silicon substrate effects are analytically investigated and verified with simulation. The analysis and simulation of the model have excellent agreements with MEDICI(2D device simulator) simulation results.

• Proceedings of the KIPE Conference
• /
• 2002.07a
• /
• pp.163-165
• /
• 2002

LDD구조를 가진 LDMOS 전력소자의 LDD영역과 채널영역변화에 의한 전기적 특성을 비교 조사하였다. MEDICI 시뮬레이션 tool을 이용하여 hot-carrier전류의 특성, ON 저항의 변화, breakdown 전압의 특성과 switch transient 특성을 조사하였다. Gate-drain 사이의 불순물도핑 영역 및 농도에 따른 소자의 특성해석은 LDD구조를 가진 LDMOS가 hot-carrier resistance 및 전력소모 관점에서 우수한 특성을 나타낼 것으로 사료된다

• Proceedings of the KIEE Conference
• /
• 1997.07d
• /
• pp.1618-1620
• /
• 1997

A GaAs schottky diode with taper field plate is proposed to increase breakdown voltage. Breakdown voltage is calculated by device simulator MEDICI. The GaAs schottky diode with taper gate which has $5.7^{\circ}$ taper angle have shown 45% increase in the breakdown voltage compared with conventional field plate GaAs schottky diode.