• 대한핵의학회지
• /
• 제30권1호
• /
• pp.130-138
• /
• 1996

전기화상후 조직이나 뼈의 상태를 관찰하고 창상변연절제술, 피부판 이식후 경과 관찰 및 절단술여부와 부위를 정하는 데 골스캔이 지표가 되고 골결손이 있는 환자에서 피부판 이식술 시행후 경과가 호전되었는지 여부를 알기 위해 골스캔검사가 유용하다고 알려져 있다. 본 연구에서는 1991년부터 1995년 11월까지 본원에 내원한 전기화상 환자중 골스캔 및 경과관찰이 가능했던 37명을 대상으로 골스캔의 유용성을 조사하였다. 골스캔 시행시기는 대상환자 37명 모두에서 1주일이 내에 골스캔을 시행하였다. 저압전류에 수상한 환자는 8명, 고압전류에 수상한 환자는 29명이었다. 유입부별 분포를 보면 수부가 27례, 두부가 6예, 견관절부위가 2예, 좌흉벽부위가 1예, 수혜부위가 1예로 나타났다. 사출부별 분포는 저압전류 8명에서는 사출부위를 찾을 수 없었고 고압전류 29명중 족부가 22예, 수부가 3예, 견관절부위가 2예, 좌측 흉부가 1예, 둔부부위가 1예 순으로 나타났다. 유입부의 골스캔 소견은 저압전류에 손상받은 환자8명 모두 봉와직염 소견을 보였고 고압전류에 손상받은 환자 29명줌 15명은 골수염, 10명은 봉와직염, 4명은 골결손 소견으로 나타났다. 사출부의 골스캔 소견은 저압전류 손상 8명을 제외한 고압전류 손상 환자29명 모두 봉와직염 소견을 보였다. 피부이식이나 피부판 이식술 시행후 추적관찰이 가능했던 4명의 환자모두 피부이식이나 피부판 이식술 시행후, 골결손 부위가 좋아지는 것을 관찰할 수 있었다. 심근에 섭취가 증가된 경우가 2예, 간에 섭취가 증가된 경우가 1예, 신장에 섭취가 증가된 경우가 6예였는데, 혈청 칼슘농도, 심전도, 심근 효소, 간기능 검사 및 신기능 검사상에서는 이상이 없는 것으로 나타났다. 결론적으로 골스캔은 전기화상후 손상부위를 평가하는데 도움이 되고 봉와직염과 골수염의 감별진단, 피부이식이나 피부판 이식술후 평가에 도움이 된다. 그러나 인체 내부 장기의 손상평가는 앞으로 많은 연구가 필요할 것으로 생각된다.

• 한국방사선학회논문지
• /
• 제10권2호
• /
• pp.109-115
• /
• 2016

방사선학 영역에서의 디지털 영상 장치의 사용이 급격히 증가되고 있음에도 불구하고, 사용 장치에서의 최적 조사 조건 설정이 미흡한 실정이다. 본 연구에서는 디지털 방사선 장치의 촬영조건에 따른 피폭선량과 화질을 비교 평가하고자 하였다. 이에 CR, DR의 디지털 방사선 촬영장치를 이용하여 현재 사용하고 있는 촬영조건을 기준으로 각 5단계씩 조건을 변경시키면서 피폭선량을 측정하였으며, 획득한 영상은 의료영상전문가 20명에게 일본 결핵예방학회의 평가법을 준용하여 평가하였다. 그 결과, CR 시스템의 경우 기준 조건인 110 kVp, 3.2 mAs에서의 화질평가 86점 보다 120 kVp, 1.5~2.4 mAs에서 화질평가 91, 95.5점으로 보다 우수하게 나타났으며, 이 때 피폭선량 또한 기준 조건에서의 $105.11{\mu}Gy$ 보다 낮은 $61.3{\sim}98.4{\mu}Gy$로 평가되었다. DR 시스템 경우는 오히려 기준 조건인 125 kVp, 3.2 mAs에서의 화질평가 91점보다 관전압이 낮은 영역인 112 kVp, 2.4~3.2 mAs에서 97점, 98.6점 사이의 높은 화질평가 점수를 나타내었으며, 피폭선량 또한 기준 조건에서의 $93{\mu}Gy$ 보다 낮은 $61.5{\mu}Gy$, $77.2{\mu}Gy$로 평가되었다. 이러한 결과는 디지털 장치의 적절한 조사조건을 설정함으로써 동일한 화질의 영상에 대해 환자 피폭선량을 저감시킬 수 있음을 확인할 수 있었다.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.122-130
• /
• 2013

본 논문에서는 주로 고속 디지털 통신시스템 응용을 위해 고해상도, 저전력 및 소면적을 동시에 만족하는 45nm CMOS 공정으로 제작된 4단 파이프라인 구조의 12비트 100MS/s ADC를 제안한다. 입력단 SHA 회로에는 높은 입력 주파수를 가진 신호가 인가되어도 12비트 이상의 정확도로 샘플링할 수 있도록 게이트-부트스트래핑 회로가 사용된다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 높은 신호스윙을 얻기 위해 이득-부스팅 구조의 2단 증폭기를 사용하며, 넓은 대역폭과 안정적인 신호정착을 위해 캐스코드 및 Miller 주파수 보상기법을 선택적으로 적용하였다. 채널길이 변조현상 및 전원전압 변화에 의한 전류 부정합을 최소화하기 위하여 캐스코드 전류 반복기를 사용하며, 소자의 부정합을 최소화하기 위하여 전류 반복기와 증폭기의 단위 넓이를 통일하여 소자를 레이아웃 하였다. 또한, 제안하는 ADC에는 전원전압 및 온도 변화에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 다양한 시스템에 응용이 가능하도록 하였다. 제안하는 시제품 ADC는 45nm CMOS 공정으로 제작되었으며 측정된 DNL 및 INL은 각각 최대 0.88LSB, 1.46LSB의 값을 가지며, 동적성능은 100MS/s의 동작속도에서 각각 최대 61.0dB의 SNDR과 74.9dB의 SFDR을 보여준다. 시제품 ADC의 면적은 $0.43mm^2$ 이며 전력소모는 1.1V 전원전압 및 100MS/s 동작속도에서 29.8mW이다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.48-57
• /
• 2006

본 설계에서는 최근 부상하고 있는 motor control, 3-phase power control, CMOS image sensor 등 각종 센서 응용을 위해 고해상도와 저전력, 소면적을 동시에 요구하는 12b 200KHz 0.52mA $0.47mm^2$ 알고리즈믹 ADC를 제안한다. 제안하는 ADC는 요구되는 고해상도와 처리 속도를 얻으면서 동시에 전력 소모 및 면적을 최적화하기 위해 파이프라인 구조의 하나의 단만을 반복적으로 사용하는 알고리즈믹 구조로 설계하였다. 입력단 SHA 회로에서는 고집적도 응용에 적합하도록 8개의 입력 채널을 갖도록 설계하였고, 입력단 증폭기에는 folded-cascode 구조를 사용하여 12비트 해상도에서 요구되는 높은 DC 전압 이득과 동시에 층L분한 위상 여유를 갖도록 하였다. 또한, MDAC 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접 신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 적용하였으며, SHA와 MDAC 등 아날로그 회로에는 향상된 스위치 기반의 바이어스 전력 최소화 기법을 적용하여 저전력을 구현하였다. 기준 전류 및 전압 발생기는 칩 내부 및 외부의 잡음에 덜 민감하도록 온-칩으로 집적하였으며, 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 통해 200KS/s의 동작뿐만 아니라, 더 적은 전력을 소모하는 10KS/s의 동작이 가능하도록 설계하였다. 제안하는 시제품 ADC는 0.18um n-well 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL과 INL은 각자 최대 0.76LSB, 2.47LSB 수준을 보인다. 또한 200KS/s 및 10KS/s의 동작 속도에서 SNDR 및 SFDR은 각각 최대 55dB, 70dB 수준을 보이며, 전력 소모는 1.8V 전원 전압에서 각각 0.94mW 및 0.63mW이며, 시제품 ADC의 칩 면적은 $0.47mm^2$ 이다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.60-68
• /
• 2009

본 논문에서는 HDTV와 같이 고해상도 및 고속의 동작을 동시에 요구하는 고화질 영상시스템 응용을 위한 10비트 200MS/s 65nm CMOS ADC를 제안한다. 제안하는 ADC는 고속 동작에서 저 전력 소면적 구현에 적합한 4단 파이프라인 구조를 기반으로 설계되었으며, 입력단 SHA 회로에서는 1.2V의 낮은 단일 전원 전압에서도 높은 입력 신호를 처리하기 위해 4개의 커패시터를 기반으로 설계하여 $1.4V_{p-p}$의 입력 신호를 ADC 내부 회로에서는 $1.0V_{p-p}$으로 낮추어 사용할 수 있도록 하였다. 또한 높은 전압이득을 갖는 증폭기를 필요로 하는 SHA와 MDAC1은 출력 임피던스가 감소하는 65nm CMOS 공정의 제약 사항을 극복하기 위해 통상적인 2단 증폭기 대신 3단 증폭기 구조를 기반으로 설계하였으며 200MS/s 높은 동작 속도를 고려하여 RNMC 및 multipath 주파수 보상기법을 추가하여 설계하였다. 전력 소모 최소화를 위해 스위치 기반의 바이어스 전력최소화 기법을 sub-ranging flash ADC에 적용하였고, 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 시스템 응용에 따라 선택적으로 사용할 수 있도록 하였다. 제안하는 시제품 ADC는 65nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.19LSB, 0.61LSB 수준을 보이며, 동적 성능으로는 150MS/s와 200MS/s의 동작 속도에서 각각 54.4dB, 52.4dB의 SNDR과 72.9dB 64.8dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.76mm^2$이며, 1.2V 전원 전압과 200MS/s의 동작 속도에서 75.6mW의 전력을 소모한다.

• 전자공학회논문지
• /
• 제52권9호
• /
• pp.63-73
• /
• 2015

본 논문에서는 특별한 보정기법 없이 채널 간 오프셋 부정합 문제를 최소화한 2채널 time-interleaved (T-I) 구조의 10비트 120MS/s 파이프라인 SAR ADC를 제안한다. 제안하는 ADC는 4비트-7비트 기반의 2단 파이프라인 구조 및 2채널 T-I 구조를 동시에 적용하여 전력소모를 최소화하면서 빠른 변환속도를 구현하였다. 채널 간에 비교기 및 잔류전압 증폭기 등 아날로그 회로를 공유함으로써 일반적인 T-I 구조에서 선형성을 제한하는 채널 간 오프셋 부정합 문제를 추가적인 보정기법 없이 최소화할 뿐만 아니라 전력소모 및 면적을 감소시켰다. 고속 동작을 위해 SAR 로직에는 범용 D 플립플롭 대신 TSPC D 플립플롭을 사용하여 SAR 로직에서의 지연시간을 최소화하면서 사용되는 트랜지스터의 수도 절반 수준으로 줄임으로써 전력소모 및 면적을 최소화하였다. 한편 제안하는 ADC는 기준전압 구동회로를 3가지로 분리하여, 4비트 및 7비트 기반의 SAR 동작, 잔류전압 증폭 등 서로 다른 스위칭 동작으로 인해 발생하는 기준전압 간섭 및 채널 간 이득 부정합 문제를 최소화하였다. 시제품 ADC는 고속 SAR 동작을 위한 높은 주파수의 클록을 온-칩 클록 생성회로를 통해 생성하였으며, 외부에서 duty cycle을 조절할 수 있도록 설계하였다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.69LSB, 0.77LSB이며, 120MS/s 동작속도에서 동적 성능은 최대 50.9dB의 SNDR 및 59.7dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.36mm^2$이며, 1.1V 전원전압에서 8.8mW의 전력을 소모한다.

• 한국방사선학회논문지
• /
• 제17권3호
• /
• pp.305-314
• /
• 2023

의료기술의 발전과 방사선 치료 장비의 발전으로 세기변조방사선치료와 같은 고 정밀 방사선치료의 빈도수가 증가하였다. 정밀하고 복잡한 치료계획에서 방사선 치료 시 영상유도방사선치료는 필수가 되었다. 특히 선형가속기에 진단용 영상장비의 도입으로 CBCT스캔이 가능해졌으며 이는 3차원 이미지를 통해 환자의 자세를 검·교정할 수 있게 되었다. 보다 정밀한 환자 자세의 재현이 가능해졌지만, 영상획득과정에서 환자에게 전달되는 피폭선량은 무시할 수 없다. 방사선 치료분야에서 방사선 방호최적화는 필요하며 피폭저감화를 위한 노력은 필요하다. 하지만 3차원 CBCT영상 획득 시 피폭저감화를 위해 촬영조건을 변경하여 촬영할 경우 환자의 위치정렬을 할 수 없을 정도의 화질이나 인공물이 발생해서는 안 된다. 본 연구에서Rando phantom을 활용해 각 촬영조건별 영상을 스캔하고 평가하였다. 100 kV, 80 mA, 25 ms, F1 filter 180° 조건에서 가장 높은 SNR이 나타났다. 관전압, 관전류가 높아질수록 Noise가 감소했으며 보우타이필터는 높은 관전류에서 최적의 효과를 나타냈다. 실제 스캔된 이미지를 토대로 환자위치정렬이 모든 촬영조건에서 가능했으며 가장 낮은 SNR을 나타낸 70 kV, 10 mA, 20 ms, F0 filter 180° 조건에서 충분히 환자자세정렬을 위한 영상유도방사선치료는 가능함을 확인하였다. 본 연구에서 촬영조건에 따른 영상평가를 실시하였으며 피폭 저감화를 위해 낮은 관전압과 관전류, 작은 회전각 스캔이 선량 저감화에 효과적일 것으로 보인다. 이를 토대로 CBCT촬영 시 환자의 피폭선량을 가능한 낮게 해야 할 것이다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2010년도 춘계학술대회 초록집
• /
• pp.89.1-89.1
• /
• 2010

Since Gratzel and co-workers developed a new type of solar cell based on the nanocrystalline $TiO_2$ electrode, dye-sensitized solar cells (DSSCs) have attracted considerable attention on account of their high solar energy-to-conversion efficiencies (11%), their easy manufacturing process with low cost production compared to conventional p-n junction solar cells. The mechanism of DSSC is based on the injection of electrons from the photoexcited dye into the conduction band of nanocrystalline $TiO_2$. The oxidized dye is reduced by the hole injection process from either the hole counter or electrolyte. Thus, the electronic structures, such as HOMO, LUMO, and HOMO-LUMO gap, of dye molecule in DSSC are deeply related to the electron transfer by photoexcitation and redox potential. To date, high performance and good stability of DSSC based on Ru-dyes as a photosensitizer had been widely addressed in the literatures. DSSC with Ru-bipyridyl complexes (N3 and N719), and the black ruthenium dye have achieved power conversion efficiencies up to 11.2% and 10.4%, respectively. However, the Ru-dyes are facing the problem of manufacturing costs and environmental issues. In order to obtain even cheaper photosensitizers for DSSC, metal-free organic photosensitizers are strongly desired. Metal-free organic dyes offer superior molar extinction coefficients, low cost, and a diversity of molecular structures, compared to conventional Ru-dyes. Recently, novel photosensitizers such as coumarin, merocyanine, cyanine, indoline, hemicyanine, triphenylamine, dialkylaniline, bis(dimethylfluorenyl)-aminophenyl, phenothiazine, tetrahydroquinoline, and carbazole based dyes have achieved solar-to-electrical power conversion efficiencies up to 5-9%. On the other hand, organic dye molecules have large ${\pi}$-conjugated planner structures which would bring out strong molecular stacking in their solid-state and poor solubility in their media. It was well known that the molecular stacking of organic dyes could reduce the electron transfer pathway in opto-electronic devices, significantly. In this paper, we have studied on synthesis and characterization of dendritic organic dyes with different number of electron acceptor/anchoring moieties in the end of dendrimer. The photovoltaic performances and the incident photon-to-current (IPCE) of these dyes were measured to evaluate the effects of the dendritic strucuture on the open-circuit voltage and the short-circuit current.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.55-55
• /
• 2009

Silicon Carbide (SiC) is a material with a wide bandgap (3.26eV), a high critical electric field (~2.3MV/cm), a and a high bulk electron mobility (${\sim}900cm^2/Vs$). These electronic properties allow high breakdown voltage, high frequency, and high temperature operation compared to Silicon devices. Although various SiC DMOSFET structures have been reported so far for optimizing performances. the effect of channel dimension on the switching performance of SiC DMOSFETs has not been extensively examined. In this paper, we report the effect of the interface states ($Q_s$) on the transient characteristics of SiC DMOSFETs. The key design parameters for SiC DMOSFETs have been optimized and a physics-based two-dimensional (2-D) mixed device and circuit simulator by Silvaco Inc. has been used to understand the relationship with the switching characteristics. To investigate transient characteristic of the device, mixed-mode simulation has been performed, where the solution of the basic transport equations for the 2-D device structures is directly embedded into the solution procedure for the circuit equations. The result is a low-loss transient characteristic at low $Q_s$. Based on the simulation results, the DMOSFETs exhibit the turn-on time of 10ns at short channel and 9ns at without the interface charges. By reducing $SiO_2/SiC$ interface charge, power losses and switching time also decreases, primarily due to the lowered channel mobilities. As high density interface states can result in increased carrier trapping, or recombination centers or scattering sites. Therefore, the quality of $SiO_2/SiC$ interfaces is important for both static and transient properties of SiC MOSFET devices.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.65-73
• /
• 2006

본 논문에서는 각종 지능형 센서, control system 및 battery-powered system 응용과 같이 고해상도, 저전력 및 소면적을 동시에 요구하는 시스템을 위한 14b 200KS/s $0.87mm^2$ 1.2mW 0.18um CMOS 알고리즈믹 A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서, 동시에 면적을 최소화하기 위해 입력단 샘플-앤-홀드 앰프를 전혀 사용하지 않는 알고리즈믹 구조를 채택하였으며, 전체 ADC의 전력소모를 최소화하기 위해 핵심 아날로그 회로 부분에는 향상된 스위치 기반의 바이어스 전력 최소화 기법을 제안하였고, multiplying D/A 변환기에는 클록 선택적인 샘플링 커패시터스위칭 기법을 적용하였다. 또한, 초저전력 온-칩 기준 전류 및 전압 발생기를 제안하여 전체 ADC의 전력소모를 최소화하였다. 제안하는 시제품 ADC는 0.18um 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.98LSB 및 15.72LSB 수준을 보인다. 또한, 200KS/s의 동작 속도에서 SNDR 및 SFDR이 각각 최대 54dB, 69dB이고, 전력 소모는 1.8V 전원 전압에서 1.2mW이며 제작된 ADC의 칩 면적은 $0.87mm^2$이다