• Journal of Animal Science and Technology
• /
• 제48권3호
• /
• pp.467-478
• /
• 2006

본 연구는 지금까지 돈사 악취 제어를 목적으로 이용되었던 여러 종류의 첨가제를 살포 방법을 통해 실제 돈사 현장에 적용하여 악취 저감 효율 및 지속성을 비교 평가하기 위해 수행되었다. 소금물, 인공 식향료, 식물성 천연향료를 제외한 나머지 4개의 첨가제는 살포 전과 후의 악취 저감 현상이 뚜렷이 관찰되지 않았다. 소금물의 경우 특히 암모니아 농도의 시간에 따른 저감율이 현저했는데, 이는 소금물의 염소 이온이 피트 분뇨내 암모늄 이온과 결합, 수용액 상태로 존재하게 하여 대기 중으로 암모니아 발생을 억제했기 때문이라 판단된다. 인공 식향료의 경우 악취 원인 물질 농도의 저감 현상은 보이지 않았으나, 관능법으로 평가된 악취 강도와 불쾌도 측면에서는 상당한 제어 효과가 관찰되었다. 이러한 현상은 인공 식향료가 돈사내 피트 슬러리에서 발생되는 악취 원인 물질을 분해한다기 보다는 돈사내 악취 은폐제로써 작용하여 지속성은 짧지만 효율적인 악취 저감 작용을 한 것으로 사료된다. 식물성 천연향료의 경우 악취 강도와 불쾌도, 황 계열 악취 물질의 저감 효과가 다른 첨가제에 비해 상대적으로 월등하게 나타났다. 인공 식향료와는 달리 식물성 천연 향료는 은폐 효과와 더불어, 분뇨내 황 계열 악취 원인 물질을 생성하는 혐기성 미생물 군집의 생장을 제어하는 antimicrobial agent로서의 역할도 하는 것으로 사료된다. 그러나 악취 센서기를 통해 측정된 악취 농도는 위와는 상반된 결과가 나타났는데, 이는 악취 센서기가 인공 식향료와 식물성 천연향료가 자체적으로 지닌 향 성분도 악취의 한 범주로 인식되어 유도된 결과라 판단된다. 본 연구를 통해 나타난 결과는 현장에서 수행된 분석 결과로 실험 당일 날의 외부 기후 상황 및 돈사내 환경 여건에 따른 돼지들의 반응 행동 양상에 따라 실험 결과에 상당한 영향을 준다는 사실을 염두하여 고찰할 필요가 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 춘계종합학술대회
• /
• pp.420-424
• /
• 1999

전계효과 트랜지스터와 광 다이오우드 및 다층 양자우물구조 광 변조기로 구성되는 광 스위치 회로와 몇 가지 전광 송/수신기 회로(all-optical transmitter/receiver circuits)에 대하여 시변 천이 동작 특성을 SPICE를 사용 모사한 결과를 기술하였다. 본 모사 실험에서 광 변조기 소자의 수광 창의 크기는 20 $\mu\textrm{m}$ $\times$ 20 $\mu\textrm{m}$으로 고려하였고 사용된 FET 소자의 게이트 폭은 100 $\mu\textrm{m}$이며 전달컨덕턴스 값은 측정된 소자 특성에서 55 mS/mm로 사용되었다. 모사 결과 광 논리소자의 고속 동작을 위해서는 소자의 크기를 줄이며 입력 광 다이오우드의 responsivity가 최대값을 가지는 바이어스점에 동작하도록 설계하고, 짧고 강한 세기의 광선을 입력 광 신호로 사용해야 함을 알 수 있었다.

• 센서학회지
• /
• 제23권4호
• /
• pp.284-289
• /
• 2014

In this paper, modeling of a gate/body-tied (GBT) PMOSFET photodetector with built-in transfer gate is performed. It can control the photocurrent with a high-sensitivity. The GBT photodetector is a hybrid device consisted of a MOSFET, a lateral BJT, and a vertical BJT. This device allows for amplifying the photocurrent gain by $10^3$ due to the GBT structure. However, the operating parameters of this photodetector, including its photocurrent and transfer characteristics, were not known because modeling has not yet been performed. The sophisticated model of GBT photodetector using a process simulator is not compatible with circuit simulator. For this reason, we have performed SPICE modeling of the photodetector with reduced complexity using Cadence's Spectre program. The proposed modeling has been demonstrated by measuring fabricated chip by using 0.35 im 2-poly 4-metal standard CMOS technology.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1998년도 추계학술대회 논문집
• /
• pp.145-150
• /
• 1998

8$\times$8 bit scaled SONOSFET NAND type flash EEPROM that shows better characteristics on cell density and endurance than NOR type have been designed and its electrical characteristics are verified with computer aided simulation. For the simulation, the spice model parameter was extracted from the sealed down SONOSFET that was fabricated by $1.5mutextrm{m}$ topological design rule. To improve the endurance of the device, the EEPROM design to have modified Fowler-Nordheim tunneling through the whole channel area in Write/Erase operation. As a result, it operates Write/Erase operation at low current, and has been proven Its good endurance. The NAND type flash EEPROM, which has upper limit of V$_{th}$, has the upper limit of V$_{th}$ as 4.5V. It is better than that of floating gate as 4V. And a EEPROM using the SONOSFET without scaling (65$\AA$-l65$\AA$-35$\AA$), was also designed and its characteristics have been compared. It has more possibliity of error from the V$_{th}$ upper limit as 4V, and takes more time for Read operation due to low current. As a consequence, it is proven that scaled down SONOSFET is more pertinent than existing floating gate or SONOSFET without scaling for the NAND type flash EEPROM.EPROM.

• 한국지능시스템학회논문지
• /
• 제16권1호
• /
• pp.24-29
• /
• 2006

연산기능을 갖는 새로운 진동성 신경회로를 설계하여 $0.5{\mu}m$ CMOS 공정으로 칩 제작을 하였다. 제안하는 진동성 신경회로는 흥분성 시냅스를 가진 3개의 신경진동자와 억제성 시냅스를 가진 1개의 신경진동자로 이루어진다. 사용된 진동자는 가변 부성저항과 트랜스콘덕터를 이용하여 설계하였다. 진동자의 입력단으로 사용되는 가변 부성저항은 가우시안 분포의 전류전압 특성을 지니는 범프 회로를 이용하여 구현하였다. 뉴럴 회로의 SPICE 모의실험결과 간단한 연산기능을 확인하였다. 제작된 칩을 ${\pm}$ 2.5 V 의 전원전압 조건에서 측정하였고 이를 모의실험결과와 비교 분석하였다.

• 한국철도학회논문집
• /
• 제15권2호
• /
• pp.116-121
• /
• 2012

DC/DC스위칭 전력 컨버터는 임의의 직류전원을 부하가 요구하는 형태의 직류전원으로 변환시킨다. DC/DC 컨버터는 PWM-IC를 이용하여 주기적으로 입력측에서 출력측으로 전달되는 에너지를 제어하는 기능을 수행하는데, PWM-IC(펄스폭 변조-집적회로), MOSFET(산화물-반도체 전계 효과 트랜지스터), 인덕터, 콘덴서, 저항 등으로 구성되어 있다. 방사선의 영향으로 DC/DC 컨버터의 PWM-IC 를 구성하는 비교기(comparator)와 연산증폭기(OP-Amp.) 등 전자소자의 열화 효과(radiation effects)가 발생되는데, PWM-IC 동작에서 SPICE 시뮬레이션과 실험을 통해 펄스의 상실, 펄스폭의 변화, 그리고 출력파형의 변화를 연구하는데 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 추계학술대회 논문집 Vol.16
• /
• pp.128-131
• /
• 2003

The number of grain is determined based on Poisson distribution in respectively different active channel and it is converted to grain size which affects to the mobility and threshold voltage. the acquired data is applied to the SPICE for observing the variation of I-V characteristic with several channel lengths. we can confirm the effect on device.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.878-882
• /
• 2019

XOR(exclusive-OR)-XNOR(exclusive NOR) 회로는 고 성능 산술 연산에 필요한 4-2 압축 회로(4-2 compressor)의 기본 구성 요소이다. 본 논문에서는 에너지 효율이 우수한 XOR-XNOR 회로를 제안한다. 제안한 회로는 임계 경로의 내부 기생 캐패시턴스를 감소시켜 전파 지연 시간을 감소시켰으며, 모든 입력 조합의 경우에 완벽한 출력 값을 가지며 8개의 트랜지스터로 설계되었다. 기존 회로와 비교하여 제안한 회로는 전파 지연 시간이 14.5% 감소하였으며, 전력 소모는 1.7% 증가하였다. 따라서 전력 소모와 지연 시간의 곱 (power-delay product: PDP)과 에너지와 지연 시간의 곱 (energy-delay product: EDP) 각각 13.1%, 26.0% 감소하였다. 제안한 회로는 0.18um CMOS 표준공정을 이용하여 설계하였으며 SPICE 시뮬레이션을 통해 타당성을 입증하였다.

• 전자공학회논문지
• /
• 제50권4호
• /
• pp.65-72
• /
• 2013

본 논문에서는 멤리스터 기반의 논리 게이트와 멤리스터-CMOS 기반의 프리미티브 IP 설계 방법을 제안하였다. 회로 설계를 위한 멤리스터 모델을 제시하고 멤리스터의 AND 및 OR 연결을 기본으로 멤리스터-CMOS 회로설계를 위한 프리미티브 IP설계 방법을 제안하였고, $0.18{\mu}m$ CMOS 공정과 멤리스터 SPICE 모델을 이용한 시뮬레이션을 통해 검증되었다. 회로는 멤리스터와 CMOS 결합을 하여 레이아웃 설계를 하고 네트리스트를 추출하였다. 디지털 프리미티브 IP들에 대해 기존의 CMOS와 면적비교를 수행하였으며, 멤리스터-CMOS 전가산기는 CMOS 전가산기에 비하여 47.6 %의 면적이 감소되었다.

• 대한전자공학회논문지SD
• /
• 제43권7호
• /
• pp.20-28
• /
• 2006

본 논문에서는 불규칙하고 복잡한 다층(multi-layer) RLC 배선에 대하여 TWA(Traveling-wave-based Waveform Approximation)을 기반으로 한 새로운 시그널 인테그러티 검증에 대한 방법을 제시한다. 실제 레이아웃 구조의 불규칙한 배선을 가상 직선 배선으로 변환하고 이를 TWA 기법을 사용하여 효율적으로 검증하였다. 여기서 제안된 방법은 3차원 구조에 대한 회로 모델을 사용한 일반적인 SPICE 시뮬레이션에 비하여 계산시간을 현저하게 단축시킬 수 있으며, 타이밍의 경우 5% 이내에서, 크로스톡의 경우 10% 이내에서 정확하다는 것을 보인다.