• 한국정보통신학회논문지
• /
• 제25권11호
• /
• pp.1581-1587
• /
• 2021

임베디드 시스템의 활발한 사용으로 스마트 팩토리와 같이 여러 에지가 모여서 함께 복합적인 동작을 하게 되는 멀티 에지 시스템들이 동작되고 있다. 멀티 에지 시스템에서 하나의 에지에서의 이상 동작이 다른 에지로 전달되거나 전체 시스템이 다운되는 경우가 자주 발생한다. 이러한 시스템에서 각 에지의 이상 동작을 판단하고 제어하는 것이 중요하지만, 이는 성능의 한계가 존재하는 작은 에지의 임베디드 시스템에 부하를 가한다. 이러한 시스템에서 우리는 전력 소비 데이터를 사용하여 에지 장치의 상태를 확인하고 이를 QR코드 기반으로 데이터를 전송하여 서버에서 이상 동작을 확인하고 제어하려 한다. 논문에서 제안된 아키텍처는 에지의 전력 소모 데이터를 측정하기 위해 'chip-whisperer'를 사용하고 서버를 구현하기 위해 '라즈베리 파이'를 사용하여 구현하였다. 그 결과 제안된 아키텍처서버는 성공적인 데이터 전송 및 이상 동작 판정을 보였으며 에지에서 추가 부하가 나타나지 않음을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.48-57
• /
• 2006

본 설계에서는 최근 부상하고 있는 motor control, 3-phase power control, CMOS image sensor 등 각종 센서 응용을 위해 고해상도와 저전력, 소면적을 동시에 요구하는 12b 200KHz 0.52mA $0.47mm^2$ 알고리즈믹 ADC를 제안한다. 제안하는 ADC는 요구되는 고해상도와 처리 속도를 얻으면서 동시에 전력 소모 및 면적을 최적화하기 위해 파이프라인 구조의 하나의 단만을 반복적으로 사용하는 알고리즈믹 구조로 설계하였다. 입력단 SHA 회로에서는 고집적도 응용에 적합하도록 8개의 입력 채널을 갖도록 설계하였고, 입력단 증폭기에는 folded-cascode 구조를 사용하여 12비트 해상도에서 요구되는 높은 DC 전압 이득과 동시에 층L분한 위상 여유를 갖도록 하였다. 또한, MDAC 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접 신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 적용하였으며, SHA와 MDAC 등 아날로그 회로에는 향상된 스위치 기반의 바이어스 전력 최소화 기법을 적용하여 저전력을 구현하였다. 기준 전류 및 전압 발생기는 칩 내부 및 외부의 잡음에 덜 민감하도록 온-칩으로 집적하였으며, 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 통해 200KS/s의 동작뿐만 아니라, 더 적은 전력을 소모하는 10KS/s의 동작이 가능하도록 설계하였다. 제안하는 시제품 ADC는 0.18um n-well 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL과 INL은 각자 최대 0.76LSB, 2.47LSB 수준을 보인다. 또한 200KS/s 및 10KS/s의 동작 속도에서 SNDR 및 SFDR은 각각 최대 55dB, 70dB 수준을 보이며, 전력 소모는 1.8V 전원 전압에서 각각 0.94mW 및 0.63mW이며, 시제품 ADC의 칩 면적은 $0.47mm^2$ 이다.

• 한국통신학회논문지
• /
• 제35권5A호
• /
• pp.482-489
• /
• 2010

본 논문에서는 RF PPF(Poly Phase Filter)를 이용하는 이미지 제거회로에서 광대역의 모든 RF 신호를 한꺼번에 Quadrature 신호로 변환시키는 기존 구조와 다르게 광대역의 RF 신호를 여러 개의 협대역(Narrow band)으로 세분화시켜 Quadrature 신호로 변환시키는 새로운 구조의 주파수 가변형 협대역 DQ-IRM(Double-Quadrature Image Rejection Mixer) 구조를 제안하였다. 기저대역에서 선택한 채널과 그 인접 2-3개 채널이 포함된 협대역 RF 신호만을 선택적으로 Quadrature 신호로 변환시키는 이 구조는 RF PPF의 차수를 줄일 수 있기 때문에 낮은 경로손실 특성과 높은 이미지제거 성능을 동시에 구현이 가능하다. 제안한 DQ-IRM를 이용하여 지상파 디지털멀티미디어방송(Terrestrial Digital Multimedia Broadcasting, T-DMB) 수신용 CMOS RF 튜너 칩을 설계하고 그 성능을 검증하였다. 설계된 CMOS RF 튜너 칩은 CMOS 0.18 um 테크놀로지를 이용하였으며, 170-240 MHz 주파수대역에서 약 1.26 dB의 잡음특성과 약 51 dB 이상의 이미지제거 성능을 얻었다. 설계된 칩 사이즈는 $3.0{\times}1.8mm2$이며, 총 소모전력은 동작전압 1.8 V에서 55.8 mW이다.

• Agricultural and Biosystems Engineering
• /
• 제4권1호
• /
• pp.8-15
• /
• 2003

In Korea, quality evaluation of dried oak mushrooms are done first by classifying them into more than 10 different categories based on the state of opening of the cap, surface pattern, and colors. And mushrooms of each category are further classified into 3 or 4 groups based on its shape and size, resulting into total 30 to 40 different grades. Quality evaluation and sorting based on the external visual features are usually done manually. Since visual features of mushroom affecting quality grades are distributed over the entire surface of the mushroom, both front (cap) and back (stem and gill) surfaces should be inspected thoroughly. In fact, it is almost impossible for human to inspect every mushroom, especially when they are fed continuously via conveyor. In this paper, considering real time on-line system implementation, image processing algorithms utilizing artificial neural network have been developed for the quality grading of a mushroom. The neural network based image processing utilized the raw gray value image of fed mushrooms captured by the camera without any complex image processing such as feature enhancement and extraction to identify the feeding state and to grade the quality of a mushroom. Developed algorithms were implemented to the prototype on-line grading and sorting system. The prototype was developed to simplify the system requirement and the overall mechanism. The system was composed of automatic devices for mushroom feeding and handling, a set of computer vision system with lighting chamber, one chip microprocessor based controller, and pneumatic actuators. The proposed grading scheme was tested using the prototype. Network training for the feeding state recognition and grading was done using static images. 200 samples (20 grade levels and 10 per each grade) were used for training. 300 samples (20 grade levels and 15 per each grade) were used to validate the trained network. By changing orientation of each sample, 600 data sets were made for the test and the trained network showed around 91 % of the grading accuracy. Though image processing itself required approximately less than 0.3 second depending on a mushroom, because of the actuating device and control response, average 0.6 to 0.7 second was required for grading and sorting of a mushroom resulting into the processing capability of 5,000/hr to 6,000/hr.

• 한국지리정보학회지
• /
• 제18권4호
• /
• pp.68-80
• /
• 2015

국가 우주개발 프로그램에 따라 개발되고 있는 다목적실용위성 시리즈 영상자료에 대한 활용도 증대를 위해서는 표준화된 후처리 공정을 통해 위치정확도가 향상된 고품질의 영상을 생성할 필요가 있다. 본 연구에서는 다목적실용위성 영상자료 후처리를 위하여 구축된 부가처리시스템을 이용하여 국내외 지역의 다목적실용위성 2호, 3호 영상자료에 대한 위치보정 실험을 수행하였다. 우선 남한과 북한지역에서 다목적실용위성 2호 영상자료를 각각 50장씩 선정한 후 GCP Chip을 이용한 모델링 결과 남한과 북한에 대한 RMSE(Root Mean Square Errors)는 각각 1.59 화소와 2.04 화소로 나타났으며, 검사점을 이용한 정사모자이크영상에 대한 위치정확도는 각각 1.33m(RMSE)와 1.90m(RMSE)로 나타났다. 한편 GCP 확보에 어려움이 존재하는 해외지역의 경우 공개도로지도를 이용한 영상보정을 통해 위치정확도 향상을 확인할 수 있었다. 향후 본 연구에서 사용된 부가처리시스템과 참조자료는 전 세계지역에 대한 정밀 영상 DB 구축에 있어 매우 유용하게 활용될 수 있을 것으로 기대된다.

• 대한전자공학회논문지SP
• /
• 제48권6호
• /
• pp.18-26
• /
• 2011

엑티브 셔터 안경 기반 3DTV와 페시브 편광 필터 안경 방식 3DTV의 화질 비교는 최근에 이슈로 대두되고 있다. 엑티브 셔터 안경 방식 기술이 Full-HD 3D영상 구현이 가능함에도 불구하고 스테레오 영상에 대한 동기 신호의 전송, 수신, 및 재구성 과정 중에 내부/외부 잡음 환경에 영향을 받아 3D안경에 탑재된 동기화 프로세서 칩의 오동작으로 영상 플리커가 자주 발생한다. 이러한 문제를 극복하기 위해 동기 신호에 실리는 잡음의 제거 및 오차 보정을 추가적으로 수행하는 과정이 필요하며 이로 인해 추가로 소모되는 전력이 증가하고 있다. 본 논문에서는 3DTV 엑티브 셔터 안경을 위한 동기 신호 처리 프로세서를 구현하는 저 전력 이산 사건 (Discrete-Event) 기반 SoC (DE-SoC)칩을 제안한다. 이를 위해 이벤트 적재기와 소수점 타이머 하드웨어를 구현한다. 제안한 기법을 통해 실시간으로 수신되는 동기 수신 회로 구동을 최대한 지연시킴으로써 전력을 소모하는 하드웨어를 부분을 최소화 하며 소수점 타이머를 이용하여 동기 신호 수신 부를 완전히 정지시킨 상태에서도 일정 시간 동기를 유지하는 특성을 이용하여 무선 동기 수신부의 전력소모를 줄이고 외부 잡음의 영향을 완벽하게 차단할 수 있다. 제안한 기법을 위해 약 15,000개의 로직 게이트와 1Kbytes SRAM 버퍼를 추가로 사용한다. 그럼에도 불구하고 전력 소모는 기존대비 약 20%이하로 떨어질 뿐만 아니라 TV로부터 오는 동기 신호 없이도 2시간동안 1%정도의 동기 오차를 보여준다.

• 한국전자파학회논문지
• /
• 제21권4호
• /
• pp.443-451
• /
• 2010

본 논문에서는 Band-III 지상파 디지털 멀티미디어 방송 수신용 저전력 CMOS RF 튜너 칩에 대해 기술한다. 제안된 RF 튜너 칩은 저전력의 소형 휴대단말기 개발에 적합한 Low-IF 수신 구조로 설계되었으며, 174~240 MHz의 RF 방송 신호를 수신하여 1.536 MHz 대역폭의 2.048 MHz IF 신호를 출력한다. RF 튜너 칩은 저잡음 증폭기, 이미지 신호 제거 믹스, 채널 필터, LC-VCO, PLL과 Band-gap 기준 전압 생성기 등의 모든 수신부 기능 블록들을 포함하고 있으며, 0.18 um RF CMOS 기술을 이용하여 단일 칩으로 제작되었다. 또한 전력 소모를 줄이기 위한 4단계 이득 가변이 가능한 저잡음 증폭기를 제안하였으며, Schmoock's 선형화 기법과 Current bleeding 회로 등을 이용하여 수신 성능을 개선하였다. 제작된 RF 튜너 칩의 이득 제어 범위는 -25~+88 dB, 잡음 특성(NF)은 Band-III 전체 대역에서 약 4.02~5.13 dB, 선형 특성(IIP3)은 약 +2.3 dBm 그리고 이미지 신호 제거비는 최대 63.4 dB로 측정되었다. 총 전력 소모는 1.8 V 단일 전원에서 약 54 mW로 우수하며, 칩 면적은 약 $3.0{\times}2.5mm^2$이다.

• 한국정보통신학회논문지
• /
• 제16권10호
• /
• pp.2237-2246
• /
• 2012

본 논문에서는 구강센서를 소형화하고 제조 원가를 낮추기 위해 구강센서에서 필요로 하는 바이어스 회로를 구강센서 칩 내부에서 만들어주었다. 제안된 DC-DC 변환기 회로는 기준전류 발생기(reference current generator) 회로의 IREF를 이용하여 전압 레귤레이터(voltage regulator)에 필요한 기준전류와 바이어스 전류를 각각 공급해준다. 이들 전류가 각각의 전압 레귤레이 회로에서 해당되는 기준전압을 생성하여 부궤환(negative feedback)에 의해 목표전압을 regulation하게 된다. 그리고 기준전류가 전류 복사비(current mirror ratio)에 의해 mirroring되어 정전류인 IB0/IB1을 공급해주고, VREF 전압을 공급해주도록 설계하였다. $0.18{\mu}m$ X-ray CMOS 이미지 센서 공정을 이용하여 설계된 구강센서의 DC-DC 변환기의 출력 전압의 평균 전압, ${\sigma}$와 $4{\sigma}$는 양호한 측정 결과를 얻었다. 그리고 line-pair pattern 영상은 blurring 없이 높은 해상도 특성을 보였으며, 좋은 구강 영상을 획득하였다.

• ETRI Journal
• /
• 제26권3호
• /
• pp.229-240
• /
• 2004

This paper reports on our development of a dual-mode transceiver for a CMOS high-rate Bluetooth system-onchip solution. The transceiver includes most of the radio building blocks such as an active complex filter, a Gaussian frequency shift keying (GFSK) demodulator, a variable gain amplifier (VGA), a dc offset cancellation circuit, a quadrature local oscillator (LO) generator, and an RF front-end. It is designed for both the normal-rate Bluetooth with an instantaneous bit rate of 1 Mb/s and the high-rate Bluetooth of up to 12 Mb/s. The receiver employs a dualconversion combined with a baseband dual-path architecture for resolving many problems such as flicker noise, dc offset, and power consumption of the dual-mode system. The transceiver requires none of the external image-rejection and intermediate frequency (IF) channel filters by using an LO of 1.6 GHz and the fifth order onchip filters. The chip is fabricated on a $6.5-mm^{2}$ die using a standard $0.25-{\mu}m$ CMOS technology. Experimental results show an in-band image-rejection ratio of 40 dB, an IIP3 of -5 dBm, and a sensitivity of -77 dBm for the Bluetooth mode when the losses from the external components are compensated. It consumes 42 mA in receive ${\pi}/4-diffrential$ quadrature phase-shift keying $({\pi}/4-DQPSK)$ mode of 8 Mb/s, 35 mA in receive GFSK mode of 1 Mb/s, and 32 mA in transmit mode from a 2.5-V supply. These results indicate that the architecture and circuits are adaptable to the implementation of a low-cost, multi-mode, high-speed wireless personal area network.

• 센서학회지
• /
• 제24권4호
• /
• pp.252-257
• /
• 2015

This paper proposes a single slope A/D converter (SSADC) that is possible to process the signal of the ultraviolet, visible and infrared rays with a single chip. And the proposed SSADC is a type of single channel ADC. In the conventional SSADC, it is possible to process the only one signal with a kind of the sensor because the speed of the operating frequency and the slope of ramp signal generated by the ramp generator are fixed. In order to improve the disadvantages, a ramp generator which has variable slope in ramp function is designed and $3{\times}1$ MUX(multiplexer) is adopted so that we can change the speed of the operating frequency and the slope of ramp signal. Therefore, the multiple signal processing of the wanted sensors can be possible. The designed circuit is layout by the $0.35-{\mu}m$ CMOS 2-poly 4-metal technology process and is checked through DRC and LVS tools.