• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권1호
• /
• pp.7-15
• /
• 2015

We have investigated electrical properties of graphene/Ge Schottky barrier diode (SBD) fabricated on Ge film epitaxially grown on Si substrate. When decreasing temperature, barrier height decreased and ideality factor increased, implying their strong temperature dependency. From the conventional Richardson plot, Richardson constant was much less than the theoretical value for n-type Ge. Assuming Gaussian distribution of Schottky barrier height with mean Schottky barrier height and standard deviation, Richardson constant extracted from the modified Richardson plot was comparable to the theoretical value for n-type Ge. Thus, the abnormal temperature dependent Schottky behavior of graphene/Ge SBD could be associated with a considerable deviation from the ideal thermionic emission caused by Schottky barrier inhomogeneities.

• 한국정보통신학회논문지
• /
• 제5권1호
• /
• pp.157-165
• /
• 2001

집적 쇼트키 논리 게이트에서 전압 스윙을 크게 하기 위해서 백금 실리사이드 쇼트키 접합의 전기직 특성을 분석하였고, 이 접합에서 프로그램으로 특성을 시뮬레이션 하였다. 분석특성 특성을 위한 시뮬레이션 프로그램은 제조 공정용 SUPREM V와 모델링용 Matlab, 소자 구조용의 Medichi 툴이다. 시뮬레이션 특성을 위한 입력 파라미터는 소자 제작 공정의 공정 단계와 동일한 조건으로 하였다. 분석적인 전기적인 특성들은 순방향 바이어스에서 턴-온 전압, 포화 전류, 이상인자이고, 역방향 바이어스에서 항복 전압을 실제 특성과 시뮬레이션 특성 사이의 결과를 보였다. 결과로써 순방향 턴-온 전압, 역방향 항복전압, 장벽 높이는 기판의 증가된 농도의 변화에 따라 감소되었지만, 포화전류와 이상인자는 증가되었다.

• 한국멀티미디어학회논문지
• /
• 제3권5호
• /
• pp.535-541
• /
• 2000

본 논문은, ISL의 전압 스윙을 개선시키기 위한 쇼트키 접합의 특성 분석과 이 접합을 프로그램으로 특성을 시뮬레이션하였다. 특 분석용 시뮬레이션 프로그램은 SUPREM V, SPICE, Medichi, Matlab이다. 쇼트키 접합은 백금 실리사이드와 실리콘의 정류성 접촉이며, 실리콘의 n형 기판 농도 방법은 이온 주입법이며, 온도 변화에 따라서 쇼트키 접합의 특성을 측정과 분석하였고, 프로그램으로 특성을 동일 조건에서 시뮬레이션 하였다. 분석 파라미터는 순방향에서 턴온 전압, 포화 전류, 이상인자이고, 역방향에서 항복전압의 실제 특성과 시뮬레이션 특성 결과를 제시하였다. 결과로써, 순방향 턴온 전압, 역방향 항복전압, 장벽높이는 기판 농도의 증가에 따라 감소하였지만, 포화전류와 이상인자는 증가되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권1호
• /
• pp.1-12
• /
• 2003

This paper describes a study on the abnormal behavior of the electrical characteristics of the (n)GaAs/Ti/Pt/Au Schottky contacts prepared by the two techniques of electron beam deposition and rf sputtering and after an annealing treatment. The samples were characterized by I-V and C-V measurements carried out over the temperature range of 150 - 350 K both in the as prepared state and after a 300 C, 30 min. anneal step. The variation of ideality factor with forward bias, the variation of ideality factor and barrier height with temperature and the difference between the capacitance barrier and current barrier show the presence of a thin interfacial oxide layer along with barrier height inhomogenieties at the metal/semiconductor interface. This barrier height inhomogeneity model also explains the lower barrier height for the sputtered samples to be due to the presence of low barrier height patches produced because of high plasma energy. After the annealing step the contacts prepared by electron beam have the highest typical current barrier height of 0.85 eV and capacitance barrier height of 0.86 eV whereas those prepared by sputtering (at the highest power studied) have the lowest typical current barrier height of 0.67 eV and capacitance barrier height of 0.78 eV.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1998년도 춘계종합학술대회
• /
• pp.405-408
• /
• 1998

본 논문에서는, 백금 실리사이드와 실리콘 접합에서 n형 실리콘 기판의 농도와 온도 변화(상온, 55$^{\circ}C$, 75$^{\circ}C$)에 따라서 전류-전압 특성을 분석하였다. 측정한 전기적 파라미터들은 순방향 임계전압, 역방향 항복전압, 장벽높이(øbn), 포화전류, 이상인자와 동적저항의 변화이다. 결과로써, 기판 농도의 변화에 따라서는 순방향 임계전압, 역방향 항복전압, 장벽 높이, 동적저항은 감소하였으나 포화전류와 이상인자는 증가하였다. 온도 변화에 따라서는 역방향 항복전압과 동적저항이 증가하였다.

• 센서학회지
• /
• 제5권5호
• /
• pp.1-10
• /
• 1996

EFG Si 태양전지를 전류-전압, 표면광전압, 전자빔유도_전류, 전자미세프로브, 전자역산란의 여러 가지 기술을 이용하여 분석하였다. 전류-전압 그래프를 여러 온도에서 측정한 결과 EFG-Si 태양전지는 전압에 따라 변하는 shunt 저항을 가진 것이 밝혀졌다. 이러한 shunt 저항은 precipitate와 grain boundary에 의해 생긴 것으로 공간전하영역 내의 불순물 에너지 준위로 tunneling에 의해 이동한 캐리어의 재결합으로 일어난 결과이다. 전류-전압 과 표면광전압 기술을 결합하면 태양전지의 pn접합과 기판 (substrate)을 동시에 분석할 수 있다. Diode ideality factor와 표면 광전압은 Pn접합의 특성을, 소수캐리어 확산거리는 substrate특성을 표시한다. EFG 태양 전지를 분석한 결과, 전압에 따라 변하는 shunt 저항은 효율에 따라 정도 차이는 있지만 모든 시편에서 발견되며, 태양전지의 성능을 저하시키는 중요한 원인 중의 하나가 된다.

• 한국전기전자재료학회논문지
• /
• 제23권8호
• /
• pp.587-592
• /
• 2010

We have fabricated schottky barrier diode (SBDs) using polar (c-plane) and non polar (a-, m-plane) n-type 6H-SiC wafers. Ni/SiC ohmic contact was accomplished on the backside of the SiC wafers by thermal evaporation and annealed for 20minutes at $950^{\circ}C$ in mixture gas ($N_2$ 90% + $H_2$ balanced). The specific contact resistance was $3.6{\times}10^{-4}{\Omega}cm^2$ after annealing at $950^{\circ}C$. The XRD results of the alloyed contact layer show that formation of $NiSi_2$ layer might be responsible for the ohmic contact. The active rectifying electrode was formed by the same thermal evaporation of Ni thin film on topside of the SiC wafers and annealed for 5 minutes at $500^{\circ}C$ in mixture gas ($N_2$ 90% + $H_2$ balanced). The electrical properties of SBDs have been characterized by means of I-V and C-V curves. The forward voltage drop is about 0.95 V, 0.8 V and 0.8 V for c-, a- and m-plane SiC SBDs respectively. The ideality factor (${\eta}$) of all SBDs have been calculated from log(I)-V plot. The values of ideality factor were 1.46, 1.46 and 1.61 for c-, a- and m-plane SiC SBDs, respectively. The schottky barrier height (SBH) of all SBDs have been calculated from C-V curve. The values of SBH were 1.37 eV, 1.09 eV and 1.02 eV for c-, a- and m-plane SiC SBDs, respectively.

• Current Photovoltaic Research
• /
• 제2권2호
• /
• pp.69-72
• /
• 2014

We investigated current-voltage (I-V) and capacitance (C)-V characteristics of solution-processed thin film solar cells, consisting of $Cu(In,Ga)S_2$ and $CuInS_2$ stacked absorber layers. The ideality factors, extracted from the temperature-dependent I-V curves, showed that the tunneling-mediated interface recombination was dominant in the cells. Rapid increase of both series- and shunt-resistance at low temperatures would limit the performance of the cells, requiring further optimization. The C-V data revealed that the carrier concentration of the $CuInS_2$ layer was about 10 times larger than that of the $Cu(In,Ga)S_2$ layer. All these results could help us to find strategies to improve the efficiency of the solution-processed thin film solar cells.

• 전자공학회논문지A
• /
• 제31A권1호
• /
• pp.71-76
• /
• 1994

Schottky diodes have been fabricated using the SDB wafer, and their characteristics have been investigated. For comparison, conventional planar and etched most structure were made on the same substrate. The ideality factor and barrier height of the fabricated devices are found to be 1.03 and 0.77eV, respectively. Breakdown volttge of the etched mesa Schottky diode has been increased to 180V. whereas it is 90V for the planar diode. Schottky diode with an etched mesa exhibits twice improvement in breaktown voltage.

• 대한전자공학회논문지
• /
• 제15권5호
• /
• pp.34-38
• /
• 1978

rate equation을 사용하여 DH Laser Diode에서 나타나는 전기적 포화현상이 이론적으로 설명되었다. Carrier density는 threshold 이후에 서서히 ns에 접근해가며 이론적으로 계산된 곡선과 예측된 ΔVj는 전에 보고된 실험결과를 정확히 설명한 수 있음이 입증되었다. carrier saturation factor kβ를 제안하였으며 kβ는 L.D의 이상성을 결정하는 중요한 factor 임이 설명되었다. kβ와 β와의 관계를 통해 β가 작으면 작을수록 diode의 특성은 이상적 diode에 가까와짐이 밟혀졌다.