• 한국초전도ㆍ저온공학회논문지
• /
• 제10권1호
• /
• pp.1-5
• /
• 2008

The effect of $BaCeO_3$ doping on the critical current density of YBCO film by TFA-MOD method was studied. $BaCeO_3$ doping was made by two method; one is direct addition of $BaCeO_3$ nano-sized powder prepared by citrate process followed by grinding with planetary ball mill for 10 hours. Another is addition of Ba-Ce precursor solution prepared with Ba-acetate and Ce acetate dissolved in TFA to the YBCO-TFA precursor solution. The film was made by standard dip coating and heat treatment process with conversion temperature of $790^{\circ}C$ in 1000 ppm oxygen containing moisturized Ar gas atmosphere. The direct addition of $BaCeO_3$ powder resulted in YBCO film with good epitaxial growth and no evidence of second phase formation. The addition through precursor solution resulted in the increase of critical current density upto 30 at% doping and uniform dispersion of $BaCeO_3$ fine inclusion was confirmed by SEM-EDX.

• 대한전자공학회논문지
• /
• 제23권6호
• /
• pp.758-765
• /
• 1986

The design, fabrication and performance of vertical double diffused power MOSFET (VDMOS) were described. On the antimony (Sb) doped (~7x10**17 cm**-3) silicon substrate (N+), epitaxial layer(N-) was grown. The thickness and the resistivity of this layer were 32\ulcorner and about 12\ulcorner-cm, respectively. The P- channel length which was controlled by sequential P-/N+ double diffuison method was about 1~2 \ulcorner, and was processed with the self alignment of 21 \ulcorner width poly silicon. To improve the breakdown voltage with constant on-resistance (Ron) about 1\ulcorner, three P+ guard rings were laid out around main pattern. With chip size of 4800\ulcorner x4840 \ulcorner, the VDMOS has shown breakdown voltage of 410~440V, on-resistance within 1.0~1.2\ulcornerand the current capablity of more than 5A.

• 신재생에너지
• /
• 제4권2호
• /
• pp.68-73
• /
• 2008

It is very important that constitution of good hetero-junction interface with a high quality amorphous silicon thin films on very cleaned c-Si wafer for making high efficiency hetero-junction solar cells. For achieving the high efficiency solar cells, the inspection and management of c-Si wafer surface conditions are essential subjects. In this experiment, we analyzed the c-Si wafer surface very sensitively using Spectroscopic Ellipsometer for < ${\varepsilon}2$ > and u-PCD for effective carrier life time, so we accomplished < ${\varepsilon}2$ > value 43.02 at 4.25eV by optimizing the cleaning process which is representative of c-Si wafer surface conditions very well. We carried out that the deposition of high quality hydrogenated silicon amorphous thin films by RF-PECVD systems having high density and low crystallinity which are results of effective medium approximation modeling and fitting using spectroscopic ellipsometer. We reached the cell efficiency 12.67% and 14.30% on flat and textured CZ c-Si wafer each under AM1.5G irradiation, adopting the optimized cleaning and deposition conditions that we made. As a result, we confirmed that spectroscopic ellipsometry is very useful analyzing methode for hetero-junction solar cells which need to very thin and high quality multi layer structure.

• 한국자기학회지
• /
• 제9권4호
• /
• pp.196-202
• /
• 1999

본 연구에서는 마그네트론 스퍼터링 법으로 제작한 Mn-Ir/Ni-Fe/Buffer/Si 다층막에서 다양한 하지층과 적층구조에 따른 교환이방성과 미세구조에 대하여 고찰하였다. Ni-Fe 위에 Mn-Ir을 증착한 Top 구조의 경우에서는 (111) 우선방위에 상관없이 165 Oe 이상의 높은 Hex 값을 얻을수 있었다. 또한 Mn-Ir/Ni-Fe 계면에서 grain-to-grain epitaxy가 발생함을 알 수 있었다. 따라서 Mn-Ir/Ni-Fe 다층박막의 Hex는 Mn-Ir/Ni-Fe 계면에서의 Mn-Ir의 결정립 크기와 grain-to-grain epitaxy에 의존하며 Hc는 Mn-Ir/Ni-Fe의 계면거칠기에 의존한다는 것을 알 수 있었다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제3권5호
• /
• pp.331-337
• /
• 2014

Ge is becoming an increasingly popular semiconductor material with high Si compatibility for on-chip optical interconnect technology. For a better manifestation of the meritorious material properties of Ge, its surface treatment should be performed satisfactorily before the electronic and photonic components are fabricated. Ex-situ rapid thermal annealing (RTA) processes with different gases were carried out to examine the effects of the annealing gases on the thin-film quality of Ge grown epitaxially on Si substrates. The Ge-on-Si samples were prepared in different structures using the same equipment, reduced-pressure chemical vapor deposition (RPCVD), and the samples annealed in $N_2$, forming gas (FG), and $O_2$ were compared with the unannealed (deposited and only cleaned) samples to confirm the improvements in Ge quality. To evaluate the thin-film quality, room-temperature photoluminescence (PL) measurements were performed. Among the compared samples, the $O_2$-annealed samples showed the strongest PL signals, regardless of the sample structures, which shows that ex-situ RTA in the $O_2$ environment would be an effective technique for the surface treatment of Ge in fabricating Ge devices for optical computing systems.

• 한국재료학회지
• /
• 제22권4호
• /
• pp.190-194
• /
• 2012

The formation of high-quality polycrystalline silicon (poly-Si) on relatively low cost substrate has been an important issue in the development of thin film solar cells. Poly-Si seed layers were fabricated by an inverse aluminum-induced crystallization (I-AIC) process and the properties of the resulting layer were characterized. The I-AIC process has an advantage of being able to continue the epitaxial growth without an Al layer removing process. An amorphous Si precursor layer was deposited on Corning glass substrates by RF magnetron sputtering system with Ar plasma. Then, Al thin film was deposited by thermal evaporation. An $SiO_2$ diffusion barrier layer was formed between Si and Al layers to control the surface orientation of seed layer. The crystallinity of the poly-Si seed layer was analyzed by Raman spectroscopy and x-ray diffraction (XRD). The grain size and orientation of the poly-Si seed layer were determined by electron back scattering diffraction (EBSD) method. The prepared poly-Si seed layer showed high volume fraction of crystalline Si and <100> orientation. The diffusion barrier layer and processing temperature significantly affected the grain size and orientation of the poly Si seed layer. The shorter oxidation time and lower processing temperature led to a better orientation of the poly-Si seed layer. This study presents the formation mechanism of a poly seed layer by inverse aluminum-induced crystallization.

• 자원리싸이클링
• /
• 제23권1호
• /
• pp.25-32
• /
• 2014

본 연구에서는 metal organic chemical vapor deposition(유기금속화학증기증착, MOCVD) 장치로 부터 LED용 GaN epi 성장 시원료로 사용되는 트리메틸갈륨에 대해서 사용 후 잔량을 회수하고 정제하여 재이용할 수 있는 공정 및 시스템을 개발하고자 한다. 본 공정에서 회수된 트리메틸갈륨에 대해서 화학적, 구조적 특성 평가를 통해서 재이용 가능여부를 검토하였다. 먼저 ICP-MS, ICPAES를 이용하여 순도를 분석한 결과 7N(99.99999%)의 고순도 트리메틸갈륨임을 확인했으며, NMR 분석을 통해서 트리메틸갈륨의 구조적 변화를 확인한 결과, 구조 변화 없이 순수 $(CH_3)_3Ga$(트리메틸갈륨) 구조임을 확인하였다. 또한 회수 트리메틸갈륨에 대한 신뢰성 검토를 위해서 MOCVD 공정을 이용하여 u-GaN를 증착시키고, 결정 특성 평가 및 광학 전기적 특성 평가를 실시하였으며 그 결과, 재이용이 가능함을 알 수 있었다.

• 전자공학회논문지
• /
• 제50권4호
• /
• pp.35-42
• /
• 2013

본 논문에서는 3차원 소자 시뮬레이터인 Sentaurus를 사용하여, spacer 및 selective epitaxial growth (SEG) 구조 등 공정적 요소를 고려한 22 nm 급 FinFET 구조에서 레이아웃에 따른 DC 및 AC 특성을 추출하여 아날로그 성능을 평가하고 개선방법을 제안한다. Fin이 1개인 FinFET에서 spacer 및 SEG 구조를 고려할 경우 구동전류는 증가하지만 아날로그 성능지표인 unity gain frequency는 total gate capacitance가 dominant하게 영향을 주기 때문에 동작 전압 영역에서 약 19.4 % 저하되는 것을 알 수 있었다. 구동전류가 큰 소자인 multi-fin FinFET에서 공정적 요소를 고려하지 않을 경우, 1-finger 구조를 2-finger로 바꾸면 아날로그 성능이 약 10 % 정도 개선되는 것으로 보이나, 공정적 요소를 고려 할 경우 multi-finger 구조의 게이트 연결방식을 최적화 및 gate 구조를 최적화 해야만 이상적인 아날로그 성능을 얻을 수 있다.

• 전자공학회논문지
• /
• 제54권1호
• /
• pp.21-25
• /
• 2017

본 연구에서는 최근 차세대 전력 반도체로 관심을 받고 있는 단결정 ${\beta}-Ga_2O_3$를 이용한 쇼트키 배리어 다이오드 제작 및 특성 분석을 수행하였다. 쇼트키 배리어 다이오드는 Sn으로 도핑된 $2{\mu}m$ 두께의 저농도 N 타입 에피층 상에 Pt/Ti/Au 쇼트키 접합으로 제작되었으며 측정된 특성은 > 180 V의 항복전압, $1.26m{\Omega}{\cdot}cm^2$의 온 저항, 그리고 1 V의 순 방향 전압에서 $77A/cm^2$, 1.5 V에서 $473A/cm^2$의 순방향 전류 특성을 나타내었다. 본 연구를 통하여 단결정 ${\beta}-Ga_2O_3$의 전력반도체 활용 가능성을 확인 할 수 있었다.

• 한국결정성장학회지
• /
• 제25권6호
• /
• pp.231-238
• /
• 2015

사파이어 단결정은 GaN계 화합물 증착이 용이하여 고휘도 LED(Light Emitting Diode), 고출력 레이저 산업 등에서 크게 각광받고 있다. 다양한 사파이어 단결정 제조공법 중 vertical Bridgman 공법은 고품질의 사파이어를 c-축 방향으로 성장시킬 수 있는 공법이며 상업적으로 적용이 검토되고 있다. 본 연구에서는 2인치 사파이어 성장 vertical Bridgman 공정에서 성장시 온도구배에 의해 발생하는 열응력을 유한요소 모델을 통해 분석하였다. 이를 통해 성장시 수직, 수평방향으로의 온도구배가 사파이어 결정의 열응력과 결함발생에 미치는 영향을 검토하였다.