• 한국정보통신학회논문지
• /
• 제10권10호
• /
• pp.1804-1809
• /
• 2006

본 고에서는 디지털 회로의 저 전력소모의 설계와 구현에 관련된 디지털 전대역 회로 설계를 통해서 전반적인 전력 소모의 방법론과 이의 특성을 고찰하고자 한다. 디지털 집적회로의 설계는 광대하고 복잡한 영역이기에 우리는 이를 저전력 소모의 전반적인 회로 설계에 한정할 필요가 있다. 여기에는 로직회로의 합성과, 디지털 전대역 회로설계에 포함되어 있는 입력 clock 버퍼, 레치, 전압 Regulator, 그리고 케페시턴스와 전압기가 0.12 마이크론의 기술로 0.9V의 전압과 함께 쓰여져서 동적 그리고 정적 에너지 소모와 압력, 가속, Junction temperature 등을 모니터 할 수 있게 되어 있다.

• 디지털융복합연구
• /
• 제11권2호
• /
• pp.221-228
• /
• 2013

시나리오 기반 학습과 관련하여 학습 관련 효과에 관한 많은 연구들이 집중되고 있다. 그렇지만, 이와 관련하여 바람직한 효과 측정 방법이 제시되지 못하고 있다. 본 연구는 시나리오 학습과 관련하여 보다 바람직한 학습 효과 측정을 위해 하나의 퍼지 논리 기반 프레임워크를 제안하는데 있다. 이러한 프레임워크의 사용은 학습 효과의 측정에 있어서 언어적인 불확실성 문제를 해결할 수 있다. 본 연구에서는 시나리오 기반 학습의 효과 측정을 위해 정확성, 이해성, 완비성의 3가지 불확실성 측도를 사용한다. 이러한 측도의 사용은 시나리오 맥락 측면에서 완전성뿐만 아니라 사용자 선택에 따른 효과 차이를 최소화시킬 수 있는 강점을 가진다. 다른 무엇보다도 시나리오 기반의 학습에 퍼지 논리의 적용은 실제 학습 상황에서 학습 목표 도달을 위한 학습 경로 진행 상황을 쉽게 관측할 수 있다.

• 한국산업정보학회논문지
• /
• 제17권4호
• /
• pp.17-23
• /
• 2012

초저전력 설계나 에너지 수확 활용은 동적 전력과 정적 전력 사이의 균형을 이루는 점에 근접하는 문턱전압이하의 매우 낮은 전압에서 작동하는 디지털 시스템을 요구한다. 이런 동작 모드에서 일반적인 논리회로의 지연 변화는 매우 크게 된다. 따라서, 본 논문에서 MOSFET 나노 공정기술에서 전력소비를 줄이면서 여러 가지 공정 변이의 영향을 받지 않는 비동기 방식의 NCL (Null conventional logic)을 사용한 저전력 논리회로 설계 방법을 제안하고자 한다. 제안된 NCL 회로는 45nm의 공정기술에서 0.4V의 공급전압을 사용하였고, 각 NCL회로는 속도와 전력에 의해서 일반적인 동기식 회로와 비교되었다.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.107-116
• /
• 2009

QCA는 현재 초고집적 저전력 디지털 시스템 구현 기술의 왕좌를 차지하고 있는 CMOS의 자리를 상속받을 가장 장래성 있는 차세대 나노 전자 소자 중 하나이다. QCA 셀의 하드웨어 기본 동작은 이미 1990년대 후반에 실험을 통하여 증명되었다. 또한 회로를 설계할 수 있는 전용설계 도구와 시뮬레이터도 개발되었다. 그러나 기존의 QCA 설계 기술은 초대규모 설계에 대한 준비가 부족하다. 본 논문은 기존의 대규모 CMOS 설계에서 사용되었던 검증 방법들과 도구를 QCA 설계에서 그대로 활용할 수 있는 새로운 접근 방법을 제시한다. 첫째로 셀 배치를 미리 정의된 구조에서 벗어나지 않도록 엄격하게 제한함으로써 항상 일관성 있는 디지털 동작을 보장하는 설계 규칙을 제안한다. 다음, QCA 설계의 게이트 및 상호연결 구조를 인식한 후 다수결 게이트의 입력 경로 균형과 잡음 증폭 방지 등을 포함하는 신호 충실도 보장 조건을 검사한다. 마지막으로 디지털 논리를 추출하여 OpenAccess 공통 데이터베이스로 저장하면 이미 CMOS 설계에서 사용되고 있는 풍부한 검증 툴과 연결되어 그들을 사용할 수 있게 된다. 제안된 방식을 검증하기 위해 2-비트 가산기 및 비트-직렬 가산기, 그리고 ALU 비트 슬라이스를 설계하였다. 디지털 논리를 추출하여 Verilog 넷 리스트를 생성시킨 후 상업용 소프트웨어로 시뮬레이션 하였다.

• 전자공학회논문지 IE
• /
• 제45권3호
• /
• pp.5-12
• /
• 2008

디지털 논리회로의 테스트 데이터와 전력소비를 단축시킬 수 있는 효율적인 테스트 방법을 제안한다. 제안 하는 테스트 방법은 테스트장비내의 테스트 데이터 저장 공간을 줄이는 하이브리드 run-length 인코딩 벙법에 기초하고, 수정된 Bus-invert 코딩 방법과 스캔 셀 설계를 제안하여, 스캔 동작시의 개선된 전력 단축효과를 가져온다. ISCAS'89 벤치마크 회로의 실험결과 고장 검출율의 저하 없이 평균 전력은 96.7%, 피크전력은 84%의 단축을 보이며 테스트 데이터는 기존 방법보다 78.2%의 압축을 갖는다.

• 한국통신학회논문지
• /
• 제7권3호
• /
• pp.125-129
• /
• 1982

數MHz의 대역폭을 갖는 표준 주파수 대역폭의 애널로그(analogue) 신호를 8it) 정도의 디지틀(digital)신호로 정확하게 변환할 수 있는 대부분의 A/D변환기는 구성이 복잡하고 값도 고가이다. 따라서 본 논문에서는 전압제어 발진기(voltage-controlld oscillator)와 디지틀 판별기를 사용하여 간단한 고속 디지틀 變換機를 구성함으로써 종래의 고속 A/D 변환기에서 사용되어 오던 복잡한 論理回路를 제거하여 속도를 개선함과 동시에 회로의 단순화에 따른 경제적인 실리를 기하였다. 이 방법은 음성이나 영상신호를 8비트의 정도의 2진 부호로 변환 전송하는데 적합할 것이다.

• 디자인학연구
• /
• 제18권2호
• /
• pp.265-272
• /
• 2005

창의와 창조는 그 용례를 볼 때 큰 의미 구분 없이 사용되는 것이 일반적인 경향이다. 하지만 창의는 발상을, 창조는 과정을 의미하는 것으로서, 창의는 직관적인 것을 중시하는 반면 창조는 논리와 직관이 모두 중요한 요소이다. 직관은 그 과정을 알기 어렵고 직관이 일어나기 쉬운 조건을 형성하는 것으로 알려져 있는 반면 논리는 명확하다. 그로부터 창조를 제대로 알 수 없는 미지의 것으로 취급하고, 자신과 거리를 두는 일반적인 관행에서 벗어날 수 있는 근거를 발견할 수 있다. 창조의 과정은 일반적인 문제해결과정과 같은 개념으로 볼 수 있으며 그 핵심에 디자인이 존재한다. 디자이너는 문제해결과정을 학습하고 많은 프로젝트를 통하여 그 실행방법을 체득하기 때문에 디자이너를 창조자라 불러도 무방할 것이다. 현재 일반인은 물론 디자이너들까지 디자인을 형상 만들기로 보는 디자인 인식은 소프트웨어라는 강력한 도구가 등장하고 복제가 자연스러운 것이 되어버린 디지털 시대에서 더 이상 의미를 가지지 못한다. 이제 디자인은 디자인 본연의 '개념화', '촉매작용', '시각화'의 3가지 능력을 바탕으로 '창조의 방법론'으로 자리잡아야 한다.

• 한국산업정보학회논문지
• /
• 제19권1호
• /
• pp.61-67
• /
• 2014

센서 시스템과 같은 저전력 설계를 요구하는 시스템에서 기존의 동기방식의 회로는 낮은 전압에서 지연(delay)이 급격히 증가하여 시스템의 전체 성능을 유지할 수 없을 뿐만 아니라, 공정, 전압, 온도 변이 (PVT variation), 노화 등에 크게 영향을 받아서 올바른 동작을 기대할 수 없다. 따라서, 신뢰할 수 있는 초저전력 설계에서 비동기 회로가 스케일링 이슈를 해결할 수 있는 방법으로 최근 다시 고려되고 있다. 그러나, 디지털 시스템에서 동기회로를 NCL 회로로 모두 대체하는 것은 쉽지가 않기때문에 동기회로와 비동기 회로 사이의 연결이 꼭 필요하다. 본 논문에서는 동기회로와 비동기 회로를 연결할 수 있는 새로운 설계방법을 보이고, 0.18um 공정기술을 사용한 $4{\times}4$ 곱셈기를 사용해서 검증을 하였다.

• 융합신호처리학회논문지
• /
• 제5권2호
• /
• pp.159-164
• /
• 2004

본 논문은 Top-Down 설계방식에서 동작 레블과 로직 레블에서 동일한 구조를 가지는 새로운 FIR 디지털 필터의 설계 방법론을 제안한다. 제안되는 설계 방법론은 승산이 컨벌루션-carrying의 형태로 표현되어지며, 이것은 결과적으로 로직 레블의 승산을 동작 레벨의 컨벌루션과 같은 구조로 구현할 수 있다는 연구에 기반한 것이다. 재귀 구조에 기반한 FIR 디지털 필터의 예를 보이기 위해 본 논문에서는 L 개의 탭을 가지는 전치형과 시스톨릭 FIR 필터의 구현에 대해 기술한다. 제안된 FIR 디지털 필터는 하나의 컨벌루션 구조의 재귀적 사용과 2개의 1-비트 입/출력 포트만으로 구성될 수 있으므로 매우 규칙적이고 간결한 구조를 가진다.

• 한국콘텐츠학회논문지
• /
• 제12권6호
• /
• pp.48-55
• /
• 2012

스마트폰이나 태블릿 PC와 같은 모바일 디바이스에 이용되는 디지털 콘텐츠 수가 IT 산업 발달과 함께 급속도로 증가하고 있다. 이와 함께 디지털 콘텐츠 관리 방법에 대한 연구도 활발히 진행되고 있다. 기존 연구에서 인터넷 불가능지역에서 모바일 디바이스간에 디지털 콘텐츠 활용 정보를 효율적으로 관리할 수 있는 CTI가 정의되었으며, 콘텐츠가 전달될 때 마다 생성되는 CTI에 대한 관리, 오버헤드 감소, 가능한 빠른 시간에 많은 CTI를 수집할 수 있는 기술 등과 같은 콘텐츠추적정보 관리 방법을 제안하였다. 본 논문는 콘텐츠추적정보 관리 방법을 검증하고, 성능을 분석할 수 있는 시뮬레이터를 설계, 구현하였다. 이 시뮬레이터는 인터넷 접근이 안되는 환경에서 모바일 디바이스의 이동에 따른 콘텐츠 이동을 가상으로 시뮬레이션하고, 콘텐츠추적정보 관리 방법에 대한 효율적인 동기화 오버헤드 감소와 여러 이점들을 검증하였다.