• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2003년도 하계학술대회 논문집
• /
• pp.256-261
• /
• 2003

A memory industry is developing rapidly according to the period of the ubiquitous to approach. According to the development of a memory industry, the efficiency of the manufacture is becoming the serious consideration. DC parameter test system was a development low in this research for an efficiency increase of the manufacture. DC parameter test system increase of the manufacture. In the method to measure the output after permit volt and current at element.

• 조명전기설비학회논문지
• /
• 제18권1호
• /
• pp.105-114
• /
• 2004

본 논문에서 반도체 소자에 대한 DC 파라미터 검사를 위한 회로를 설계하였다. DC 파라미터 검사기는 반도체 소자의 DC 특성을 검사하는 시스템 이다. 본 논문에서 설계한 회로에서는 파라미터를 검사하기 위해 전압(전류)인가 전류(전압)측정 방법을 사용하도록 회로를 설계하였다. 설계한 회로를 OR-CAD를 사용하여 실험하였으며, 설계된 회로의 실험결과를 통해 좋은 성능을 가짐을 알 수 있었다.

• 융합신호처리학회논문지
• /
• 제4권2호
• /
• pp.61-69
• /
• 2003

본 논문에서는 반도체 소자의 DC 파라메터에 대한 특성을 검사하는 DC 파라메터 검사 시스템을 개발하였다. 개발된 시스템은 IBM-PC와 연결하기 위한 CPLD(Complex Programmable Logic Device)로 구현된 연결부와 ADC/DAC부, 전압원/전류원, 가변저항부, 측정부로 구성되어 있다. 제안된 시스템에서 정전압원과 정전류원은 하나의 회로로 설계하여 외부의 컴퓨터에서 주어지는 모드명령에 의해 선택되도록 하였으며, VHDL(VHSIC Hardware Description Language)을 사용하여 회로를 제어하고 신호를 변환하는 기능을 CPLD로 설계하였다. 제안된 시스템은 두 개의 채널을 가지고 있으며, VFCS(Voltage Force Current Sensing) 모드와 CFVS(Current Force Voltage Sensing) 모드로 동작할 수 있도록 하였다. 검사 전압의 범위는 0(V)-10(V)까지이고, 검사전류의 범위는 0[mA]-100[mA]까지로 다이오드를 사용하여 설계된 회로의 성능을 검증하였다.

• 반도체디스플레이기술학회지
• /
• 제3권1호
• /
• pp.1-7
• /
• 2004

In this paper, we have developed the DC parameters test system which inspects the properties of DC parameters for semiconductor products. The developed system is interfaced by IBM-PC. It is consisted of CPLD part, ADC(Analog-to-Digital Converter), DAC(Digital-to-Analog Converter), voltage/current source, variable resistor and measurement part. In the proposed system, we have designed the constant voltage source and the constant current source in a part. In the comparison of results, the results of the simulation are very similar to the ones of the implementation.

• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.1-6
• /
• 2002

본 논문에서는 High speed DRAM의 speed 특성을 향상시키기 위한 Laser_Repair Condition 최적화의 한 방안을 구현하였다. 구현 방법은 먼저 Wafer내의 개별 Die별 DC Generator level을 확인하고 최약 DC Generator를 파악한 후 AC parameter의 margin을 check하고 AC parameter의 특성을 개선시킬 수 있는 DC Generator level을 forcing하여 test하여 개선 효과를 곧장 확인하였고 그에 대한 Fuse cutting inform을 생성하여 Laser_Repair 공정에서 적용하여 Post_Laser test시 개선 효과를 확인하였다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2003년도 춘계학술대회 발표 논문집
• /
• pp.51-54
• /
• 2003

반도체 산업의 발전에 따라 생산과정에서의 반도체 소자의 특성을 검사하고, 오류를 검출하는 작업을 효율성 있게 하여 생산성을 향상시키는 것이 더욱 중요시 되고 있다. 이러한 흐름에 맞추어 반도체 test장비에 VFCS(voltage forcing current sensing)와 CFVS(current forcing voltage sensing)를 test 할 수 있게 개발하였다.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제48권3호
• /
• pp.131-138
• /
• 1999

Generally, the digital controller has many advantages such as high precision, robustness to electrical noise, capability of flexible programming and fast response to the load variation. In this study, we have established proper mathematical equivalent model of Brushless DC (BLDC) motor and estimated the motor parameter by means of the back-emf measurement as being the step input to the controlled target BLDC motor. And the validity of proposed estimation method is confirmed by the test result of step response. As well, we have designed the reasonable digital controller as a consequence of the root locus method which is obtained from the open-loop transfer function of BLDC motor with hall sensor, and the determination of control gain for variable speed control. Here, revised Ziegler-Nichols tuning method is applied for the proper digital gain establishment, and the system stability is verified by the frequency domain analysis with Bode-plot and experimentation.

• ETRI Journal
• /
• 제28권3호
• /
• pp.355-363
• /
• 2006

This paper presents a low-cost RF parameter estimation technique using a new RF built-in self-test (BIST) circuit and efficient DC measurement for 4.5 to 5.5 GHz low noise amplifiers (LNAs). The BIST circuit measures gain, noise figure, input impedance, and input return loss for an LNA. The BIST circuit is designed using $0.18\;{\mu}m$ SiGe technology. The test technique utilizes input impedance matching and output DC voltage measurements. The technique is simple and inexpensive.

• 한국자기학회지
• /
• 제13권5호
• /
• pp.216-220
• /
• 2003

본 연구에서는 MRAM(magnetic random access memory)이 10 GHz까지 높은 주파수에서 동작할 때 쓰기 신호와 읽기 신호가 얼마나 효율적으로 전달되는지 계산하였다. 이를 위해 읽기와 쓰기에 필요한 도선이 있는 시편을 3차원으로 모델링하였다. 모의실험은 쓰기 동작과 읽기 동작으로 나눠서 수행되었고, FEM(finite element method) 알고리즘을 이용하여 S-parameter를 출력하였다. 계산된 결과를 이용하여 실험적으로 설계된 MRAM 시편의 쓰기와 읽기 동작에서 전송계수 S$_{21}$을 각각 DC에서 1 GHz 그리고 100 GHz 까지의 영역에서 해석하였다. 또한 각각의 길이가 600 $\mu$m인 bit line과 sense line사이의 절연체 두께를 500에서 1500$\AA$으로 변화시켰을 때, 3 dB 감쇄 주파수를 135에서 430 MHz까지 약 3.3배 높일 수 있었다. 그리고 계산된 S-parameter를 이용하여 전달 지연을 계산하여 접근시간을 예측하였다.

• 조명전기설비학회논문지
• /
• 제26권4호
• /
• pp.41-47
• /
• 2012

This paper deals with the electrical characteristics related to power loss, equivalent resistance, and leakage currents flowing through new and deteriorated zinc oxide(ZnO) arrester elements subjected to the mixed DC and 60[Hz] AC voltages. The test specimens were deteriorated by 8/20[${\mu}s$] impulse current of 2.5[kA]. The leakage current-applied voltage($I-V$) characteristic curves of ZnO surge arrester elements were measured as a parameter of the ratio of the peak of 60[Hz] AC voltage to the peak of total voltage. As a consequence of test results, in case of the same applied voltage, the leakage currents flowing through the deteriorated ZnO arrester elements were higher than those flowing through the new ZnO surge arrester elements. The cross-over phenomenon in $I-V$ curves of ZnO surge arrester elements measured as a parameter of the mixed ratio of DC and AC voltages was observed at the low current domain. The effect of DC voltage on the leakage current flowing through ZnO surge arrester elements is pronounced at the same magnitude of test voltages. In addition, the larger the applied number of 8/20[${\mu}s$] impulse current of 2.5[kA] is, the greater the power loss is, in particular, the more severe the power loss increases at higher applied voltages.