

반도체 소자의 DC 특성 검사용 회로설계에 관한 연구

(A study on the circuit design for DC characteristic inspection of semiconductor devices)

김준식*, 이상신, 전병준

(Joon - Seek Kim · Sang - Sin Lee · Byoung - Joon Joun)

요 약

본 논문에서 반도체 소자에 대한 DC 파라미터 검사를 위한 회로를 설계하였다. DC 파라미터 검사기는 반도체 소자의 DC 특성을 검사하는 시스템이다. 본 논문에서 설계한 회로에서는 파라미터를 검사하기 위해 전압(전류)인 가 전류(전압)측정 방법을 사용하도록 회로를 설계하였다. 설계한 회로를 OR-CAD를 사용하여 실험하였으며, 설계된 회로의 실험결과를 통해 좋은 성능을 가짐을 알 수 있었다.

Abstract

In this paper, we design the circuits for DC parameter test of semiconductor devices. The DC parameter tester is the system which inspects the DC parameters of semiconductor devices. In the designed circuits, voltage(current) forcing current(voltage) sensing methods are used to inspect the parameters. The designed circuits are simulated by OR-CAD. The simulation results have good performance.

Key Words : DC parameter test, semiconductor device, inspection error

1. 서 론

우리나라의 반도체 산업은 1983년 메모리 공정 사업에 국내 기업이 본격적으로 참여하여 급속한 발전을 이룩해 왔다. 짧은 기간에도 불구하고 현재 우리나라에는 미국, 일본에 이어 세계 제 3위의 반도체 생산대국으로 성장하였다. 지금 반도체 산업에서 메모리 산업은 싱크로너스 D램, DDR램 그리고, 램버스 D램 등의 범용 표준 메모리에서 앞으로 D램, S램, 플래시메모리가 결합된 퓨전메모리가 개발 되어 상

용화할 것이다. 이러한 메모리의 발전은 모든 기기 에 응용이 될 것이고, 보다 많은 생산물을 요구하게 될 것이다. 그러나 이를 생산하고 검사하는데 필요한 반도체 검사 장비 분야의 성장은 그리 만족할 만 한 수준이 아니어서 반도체 검사 장비의 80%를 수입에 의존하고 있다. 고가의 반도체 검사 장비를 수입에 의존한다는 것은 단지 비용의 문제만은 아닐 것이다. 고가의 장비를 수입하면 제품에 대한 유지/보수/개선도 외국 업체에 의존하게 된다. 이러한 문제를 해결하기 위해서는 수입 제품에 대한 외국의 존도를 낮추고 해당 기술을 국내 자체 보유함으로써, 장비 수입을 대체하고, 나아가서 새로운 장비의 개발이 필요하다. 최근 몇 년간 반도체의 고집적화를 위한 미세화 패턴 공정으로 새로운 형태의 고장들이 발생되고, 비트 결합들의 상호관계를 고려할 때 테

* 주저자 : 호서대학교 전기정보통신공학부 부교수

Tel : 041-540-5664, Fax : 041-540-5693

E-mail : joonskim@office.hoseo.ac.kr

접수일자 : 2003년 10월 22일

1차심사 : 2003년 11월 12일

심사완료 : 2003년 11월 26일

반도체 소자의 DC 특성 검사용 회로설계에 관한 연구

스트 기간이 기하급수적으로 증가하게 된다. 테스트에 소요되는 시간이 증가할수록 그에 소비되는 비용이 증가하게 되어 비용절감에 커다란 장애 요인이 되고 있다. 이러한 고집적화 메모리에 대하여 검사를 할 경우 동일한 동작을 여러 가지 셀에 반복적으로 수행한다면 검사소요 시간이 증가함에 비례하여 생산 공정에 따른 비용도 증가하게 된다. 이러한 문제점을 효과적으로 처리하기 위해 반도체 소자에 일정한 전압, 전류를 반복적으로 인가하여 소자의 DC 특성 오류를 검사하기 위해 개발한 장비를 DC 파라미터 검사 시스템이라 한다[1][2].

본 연구에서는 효율성 있는 반도체 검사 장비의 개발을 목적으로 하였으며, 간단한 연산증폭기를 사용하여 시스템을 구현하였고, 각각의 신호선을 제어할 수 있게 시스템을 연구하였다.

2. DC 파라미터 검사기 회로설계

2.1 DC 파라미터 검사기 전체 구성

검사 시스템의 전체 구성도는 그림 1과 같은 구성으로 되어 있다. 디지털 신호를 아날로그 신호로 바꾸어 주어 테스트 시스템에 원하는 전압을 인가하여 주는 DAC 부와 일정한 전압 공급을 위해 DAC에서 출력된 값을 보정하여 주 증폭기에 일정한 전압이 인가 되도록 도와주는 voltage follower 부, test를 위한 전압을 공급하기 위해 일정한 전압을 인가시켜 주




그림 1. DC 파라미터 검사 시스템의 전체 구성도
Fig. 1. Block diagram for DC parameter test system

는 주 증폭부, 정전류를 인가하여 디바이스의 특성을 테스트하기 위해 정전류를 만드는 current range 부, test를 위한 DUT, test가 끝난 값을 ADC로 전송하기 위한 sense 부로 구성이 되어있다. 이 시스템에서 중점으로 다루는 분야는 정전압, 정전류를 인가하여 디바이스의 DC특성 테스트에 있다. 전압, 전류 값을 순차적으로 증가 또는 감소시키면서 디바이스의 전압, 전류특성을 측정할 수 있고, 부가 회로 및 소프트웨어의 출력 전류, 전압을 측정할 수 있다.

2.2 DC 파라미터 검사기의 구성

(1) PC interface 부

테스트 시스템의 인터페이스는 8255와 74LS138 디코더로 구성되어 있으며, 제어 신호 발생을 위한 데이터를 전송하고, D/A 변환을 위한 디지털 데이터를 전송하며 그리고, A/D 변환 결과를 읽어온다. PC와의 어드레스 매핑은 I/O mapped I/O방식으로 구성되어 있으며, 표1과 같다.

표 1. 인터페이스 보드의 I/O 번지
Table 1. I/O address for interface board

	I/O Address	접근 유형
8255 포트 A	0x300H	읽기/쓰기
8255 포트 B	0x301H	읽기/쓰기
8255 포트 C	0x302H	쓰기
8255 제어 바이트	0x303H	쓰기

8255의 포트 A와 포트 B는 표2, 표3 과 같이 DAC의 12비트 변환 데이터 및 채널 선택신호를 전송하며, 또한 ADC 16비트 변환 결과를 읽어온다. 포트 C는 표4와 같이 테스트 시스템의 동작을 제어하는 제어 신호 발생 및 ADC, DAC변환 채널을 선택한다.

표 2. 8255 port A 비트 구성
Table 2. Pin assignment for 8255 port A

D7	D6	D5	D4	D3	D2	D1	D0
DAC, ADC data							

표 3. 8255 port B 비트 구성

Table 3. Pin assignment for 8255 port B

D7	D6	D5	D4	D3	D2	D1	D0
DS1	DS0	/LS	/RD				
ADC data							

표 4. 8255 port C 비트 구성

Table 4. Pin assignment for 8255 port C

D7	D6	D5	D4	D3	D2	D1	D0
CLOCK	R/C	WR1	CLEAR	A1	A0	DE1	DE0

CLOCK : 디코더 변환 클릭


R/C : ADC 읽기/변환

WR1 : ADC 멀티플렉서 쓰기

CLEAR : 16비트 좌 쉬프트 레지스터데이터 초기화

A1, A0 : ADC 채널 선택


DE1, DE0 : 디코더 데이터 입력

그림 2. D/A converter의 구성도
Fig. 2. Block diagram for D/A converter

(2) D/A converter 부

D/A converter의 구성도를 그림 2에 나타내었다.

이 D/A converter는 전압, 전류원에 테스트 값을 지정하기 위한 목적으로 사용되고, 4개의 변환 채널과 8비트의 변환 범위를 가지고 있다. 총 4개의 AD7226소자를 사용하여 12개의 출력을 갖는 구성

그림 3. Voltage follower 회로도
Fig. 3. Circuit for voltage follower

반도체 소자의 DC 특성 검사용 외로설계에 관한 연구

으로, 8비트 DAC 두 개를 하나의 구성으로 하여 10개의 데이터를 입력받아 각각 IMCAL9A ~ IMCAL12B로 신호를 내보내고 남은 DAC 두 개를 통해 IMCAL13A ~ IMCAL16A, IMCAL13B ~ IMCAL16B로 변환된 신호를 내보낸다. AD7226은 Vss를 -5[V], VDD를 +15[V]로 하는 dual supply 모드로 사용하고, 각각의 VREF는 +2V ~ +12.5[V]까지 변환 가능하다. 첫 번째 DAC 구성은 -IMCALCK2A 신호를 받아 *WR 신호로 ±사용하고, 두 번째 DAC 구성은 -IMCALCK2B 신호를 받아 *WR 신호로 사용한다. REGSEL0와 REGSEL1 신호는 각각의 DAC A0와 A1신호로 사용되는데, *WR신호와 A0, A1 신호의 조합으로 DAC 내부의 latch회로를 구동 시켜 각각 그에 해당하는 DAC 변환채널을 선택하게 한다. DAC 변환 채널을 선택하는 규칙을 표 5에 나타내었다. 각각의 출력 값은 다음 식에 의해 결정 된다.

$$LSB = (V_{REF})(2^{-8}) = V_{REF}\left(\frac{1}{256}\right)$$

8-bit 데이터가 모두 0일 경우는 $0[V]$ 를 출력하며 MSB(Most Significant Bit)가 1이고 나머지 비트가 0인 경우는 $V_{REF} \left(\frac{128}{256} \right) = \frac{V_{REF}}{2}$ 의 값이 되고 모든 비트가 1이 되면 $V_{REF} \left(\frac{255}{256} \right) \cong V_{REF}$ 가 된다. 따라서, 각 구성의 첫 번째 DAC의 출력은 $0[V] \sim \pm V_{REF} \left(\frac{240}{256} \right)$ 이 되고, 두 번째 DAC의 출력은 $0[V] \sim \pm V_{REF} \left(\frac{252}{256} \right)$ 가 된다.

(3) Voltage follower 부

DAC에서 출력되어 나온 전압 값을 main amplifier에 전달하는 과정에서 잡음이 섞이지 않도록 하기 위해 OPA4277을 이용하여 보정을 하여 main amplifier에 정확한 값이 전달 되도록 하였다.




그림 4. Main amplifier 회로도
Fig. 4. Circuit for main amplifier

Voltage follower 부의 회로도는 그림 3에 나타내었다. 여기에 사용한 OP 앰프는 음의 부귀환을 적용하여 입력은 비반전 입력단에 연결하고, 출력은 반전 입력단자로 귀환시켜 입력으로 들어오는 전압값에 가장 근사치의 출력값을 얻어내는 역할을 한다 [2][3][4].

(4) 주 증폭부

주 증폭기는 SENSE, IMOUT, CHASE, MAINOUT 신호선을 이용하여 각 단의 값을 다시 입력 받아 출력 값을 결정하여 주는 역할로 특정 전압값과 전류값을 일정하게 유지를 할 수 있게 회로를 구성하였다. 그림 4는 주 증폭부의 회로이다. 그림 4의 좌측 첫 번째 OP 앰프는 입력 단에 AD711을 사용하여 들어오는 입력 값을 보정을 하여 주고 그 입력 값의 잡음 성분을 제너레이터 등을 사용하여 제거하여준다. 그 후 그림 4의 가운데 OP Amp인 OPA2541에 입력되게 하여 보다 정확한 값이 출력 되게 하였으며, 또한, OPA2541에서는 전압측정 시에 SENSE, CHASE, MAINOUT을 통해서 들어온 값들과 OPA2541을 통해서 들어온 값을 비교하고 전류 측정 시에는 SENSE, IMOUT, MAINOUT을 통해서 들

어온 값들과 OPA2541을 통해서 들어온 값을 비교 보정하여 주는 역할을 하게 하여 2차적으로 한번 더 값을 보정한다[3][4]. 그림 5에서 입력 값은 -5V에서 +5V까지 값이 순차적으로 증가하여 입력이 된다. 그림 5에서 좌측에서 증가되는 값은 입력 값이며, 감소하는 값은 출력 값이다.





그림 5. 주 증폭기의 입력에 따른 출력값

Fig. 5. Output for main amplifier

(5) Current Range 부

주 증폭기에서 나온 전압 값을 이용하여 전류 측정을 하기 위하여 원하는 전류를 만들어 주는 회로이다. current range 회로도를 그림 6에 나타내었으며, 여기서는 음의 법칙($V=I \times R$)을 사용하여 일정한

그림 6. Current range 회로도
Fig. 6. Circuit for current range

반도체 소자의 DC 특성 검사용 회로설계에 관한 연구

전압 값이 주어진 상태에서 저항 값을 변화시켜 원하는 전류 값을 만들거나, 각각의 저항에 전압값을 변화시켜 전류 값을 만드는 방식으로 구성을 하였다. 각각의 저항을 연결 또는 단절시켜 원하는 저항 값을 만들기 위해 4개의 신호선과 릴레이를 이용하였다. 이러한 신호선으로 손쉽게 저항 값을 원하는 값으로 조절이 가능하도록 설계를 하였다. 그림 7부터 10까지는 current range의 각각의 저항에 따른 simulation값을 보여주고 있다.




그림 7. Current range 회로 simulation 결과(1Ω)
Fig. 7. Simulation result for current range(1Ω)




그림 8. Current range 회로 simulation 결과(100Ω)
Fig. 8. Simulation result for current range(100Ω)




그림 9. Current range 회로 simulation 결과(10kΩ)
Fig. 9. Simulation result for current range(10kΩ)




그림 10. Current range 의 simulation 결과(100kΩ)
Fig. 10. Simulation result for current range(100kΩ)

2.3 Voltage forcing test and current forcing test

(1) Voltage forcing test

전압을 인가한 측정시의 전체 구성도를 그림 11에 나타내었다. DUT에 일정한 전압이 걸리게 유지하기 위하여 DUT에서 나온 전압을 다시 주 증폭기로 귀환, 입력값과의 차이를 구해 다시 입력과 더해서 출력을 보정하는 방법을 사용하였으며, DUT에서 나오는 전압값을 정확히 ADC로 보내면서 주 증폭기로 귀환하기 위해 DUT 출력 단에 그림 12와 같은 sense amplifier를 연결하여 정확도를 높였다.




그림 11. 전압인가 측정 구성도

Fig. 11. Block diagram for voltage forcing measurement

그림 11에서 보는 것과 같이 전압인가 후 test 시 DUT에서 나온 값이 그림 12의 sense amplifier 회로를 통하여면서 잡음 성분이 제거되고, 이 값이

다시 그림 13의 전압보정회로에 입력되어 주 증폭기에서 나온 출력 값과 차를 구한다. 그 후 다시 구한 값을 주 증폭기로 귀환하여 주 증폭기에서 합해지고, current range를 통과하고 DUT에 입력 되게 하여서 절차 적으로 DUT에 걸리는 전압 값이 일정하게 유지되어 정확한 측정값이 나오도록 하였다. 전압 보정회로는 그림 13에 나타내었으며 AD711을 사용하여 주 증폭기의 출력 값과의 차를 구하였다[3-5].




그림 12. Sense amplifier 회로
Fig. 12. Circuit for sense amplifier




그림 13. 전압보정 회로
Fig. 13. Circuit for voltage compensation

(2) Current forcing test

DUT에 일정한 전류가 흐르도록 하기 위해서는 음의 법칙에 의하여 current range에 일정한 전압이 걸리게 하여야 current range에 서 나온 전압값이 DUT에 일정하게 공급을 할 수 있게 하는 방식을 사용하였다.




그림 14. 전류인가 측정 구성도
Fig. 14. Block diagram for current forcing measurement

그림 14에서의 흐름도와 같이 주 증폭기에서 나온 전압 값이 current range에서 전류 값을 만들어 주고, 여기서 전류 값이 작게 나오면 그림 15의 전류 보정회로를 지나 주 증폭기에 다시 값이 더해져서 나온 후 정확한 값이 나오면 DUT에 보내서 측정을 한 후 sense amplifier로 보내 준다. 이때 여기서 DUT에 일정한 전류가 걸리게 하기 위하여 주 증폭기에 다시 귀환을 주어서 DUT에서 측정시 보다 더욱 정확한 측정을 할 수 있게 하였다. 그림 15에 있는 전류 보정회로는 전압 측정 시에는 스위치를 사용하여 곧장 IMOUT로 출력을 하게 되고, 전류 측정 시에는 전류보정 증폭회로부를 거쳐서 전류값을 보정한 후 출력을 하여 측정을 할 수 있게 회로를 설계하였다[4].

3. 결과 및 고찰

3.1 Main amplifier 측정 결과

그림 16은 입력 값에 따라 주 증폭기의 출력 값은 나타내고 있다. 입력은 0[V]에서 3[V]까지 주었으며, 소자에 인가되는 전압은 0[V]에서 6[V]까지 인가된다. 그림 16의 입력 값에 따른 출력 값이 비례하여 나타나는 이유는 측정 시 반전 회로를 더하여 측정하여 그림 16과 같은 그래프가 나왔다. 그래프에서 x축은 입력전압을 나타내며, y축은 출력전압을 나타내며, 출력은 약 1.8배의 출력을 보여 주고 있다.




그림 15. 전류 보정 회로
Fig. 15. Circuit for current compensation

3.2 다이오드의 전압인가 전압측정 결과

그림 17은 전압 입력을 0[V]에서 3[V]까지, 테스트 범위는 0[V]에서 6[V]까지 테스트 한 결과를 보여주고 있으며, 그래프에서 x축은 인가된 전압을 나타내며, y축은 특정된 전압을 나타낸다. 그림 17에서 보이는 것과 같이 0.7[V]에서 다이오드가 도통이 되는 다이오드의 특성이 잘 나타나고 있다.




그림 16. Main amplifier 입력전압 출력전압
Fig. 16. Voltage output for main amplifier




그림 17. IN4004 전압인가 전압측정
Fig. 17. Voltage forcing/voltage sensing result for IN4004

3.3 다이오드의 전류인가 전압측정 결과

그림 18은 전압 입력이 0[V]에서 3[V]까지, 테스트 범위는 0[V]에서 6[V] 까지 테스트를 하였다. 부하 저항은 $10[k\Omega]$, 전류의 입력 범위는 0[A]에서 0.6[mA]까지 인가하였다. 그림 18은 전류를 인가하여 출력 전압을 측정한 결과이며, x축은 인가된 전류를 나타내며, y축은 측정된 전압을 나타낸다.

김준식, 이상신, 전병준




그림 18. IN4004 전류인가 전압측정
Fig. 18. Current forcing/voltage sensing result for IN4004

3.4 1k Ω 의 전압인가 전압측정 결과

저항 특성 테스트도 다이오드와 마찬가지로 입력 전압이 0[V]에서 3[V]까지, 인가전압이 0[V]에서 6[V]까지 하여 테스트를 하였다. 그림 19는 저항에 흐르는 전압을 측정하므로 인가되는 전압이 그대로 테스트 저항 1[k Ω]을 흐르게 되어 인가전압과 동일한 전압이 측정된것을 보여주고 있으며, x축은 인가된 전압을, y축은 측정된 전압을 나타낸다. 실험 결과 값으로 봤을 때 음의 법칙을 적용하여 계산한 값과의 오차율은 1%정도로 매우 정확한 결과를 얻을 수 있다.




그림 19. 1[k Ω] 전류인가 전압측정
Fig. 19. Voltage forcing/voltage sensing output for 1[k Ω] resistor

3.5 1k Ω 전류인가 전압측정, 전류인가 전류측정 결과

음의 법칙을 적용하여 테스트 결과를 검사 하였을 때, 0.1[mA]를 1[k Ω]에 인가하여 1[V]의 출력전압을

얻는 것을 확인 할 수 있다. 이 결과에서도 앞에서 보인 전압인가 전류 측정 때와 마찬가지로 계산한 결과치와의 오차율이 1%정도로 매우 낮게 나타난다.




그림 20. 1[k Ω] 전류인가 전압측정
Fig. 20. Current forcing/voltage sensing output for 1[k Ω] resistor

그림 20은 전류를 인가하여 전압을 측정한 데이터이며, x축은 인가된 전류를 나타내고, y축은 측정된 전압을 나타낸다. 그림 21은 전류인가 전류측정 결과로 x축은 인가된 전류를, y축은 측정된 전류를 나타내며, 오차율은 1%이다.




그림 21. 1[k Ω] 전류인가 전류측정
Fig. 21. current forcing/current sensing output for 1[k Ω] resistor

4. 결 론

반도체 칩의 집적도가 증가하고 기능이 복잡해짐에 따라 생산된 반도체 칩의 정상 동작 여부를 테스트하는 작업이 어려워 테스트에 소요되는 시간이 증가하였고 결국에는 전체적인 테스트 비용이 증가하

반도체 소자의 DC 특성 검사용 회로설계에 관한 연구

게 되었다. 효율적으로 테스트하기 위해서는 정전압과 정전류 테스트를 정확히 하여 빠른 시간 안에 테스트가 이루어지도록 하는 것이 중요하다.

본 연구에서는 DC 파라미터 검사기를 연구하여 반도체 칩의 생산라인에서의 생산성 증대 및 품질 향상에 중점을 두었다. DC 파라미터 검사기에서는 간단한 OP 앰프 증폭기와 current range를 사용하여 정전압과 정전류를 디바이스에 인가하여 디바이스의 전압, 전류값의 변화에 따른 특성을 검사, 디바이스의 품질을 확인 할 수 있었다. 이 DC 파라미터 검사기에서 AD7226소자를 사용하여 총 16채널까지 확장이 가능하도록 하였으며, 전류인가를 위해서 current range 부에서 릴레이를 사용하여 저항값의 자동 변화를 가능하게 하여 전류인가의 효율성을 증가 시켰고, sense amplifier, 전압보정회로를 연결하여 오류를 자체 보정을 할 수 있게 하였다. 이러한 결과로 DC 파라미터 검사기의 효율성을 극대화 할 수 있었다. 향후 DC 파라미터 검사기의 각 노드의 잡음 성분의 발생을 zero화하여 정확도를 증가 시켜야 할 것이며, 절전되거나 강전이 흐를 때를 대비하여 전압 안정화 장치를 개발 하여 추가 한다면 더욱 안정되고 정밀한 검사 장비가 될 것이다.

본 논문은 한국과학재단지정 호서대학교 RGC 주관으로 수행되었음.

◇ 저자소개 ◇

김준식 (金俊植)

1963년 4월 8일 생. 1987년 2월 서강대학교 공대 전자공학과 졸업. 1989년 2월 서강대학교 대학원 전자공학과 졸업(석사). 1993년 8월 서강대학교 대학원 전자공학과 졸업(박사). 1993년 9월~1994년 2월 서강대학교 부설산업기술연구소 박사후연구원. 1994년 3월~현재 호서대학교 전기정보통신공학부 교수. <관심분야> 반도체 검사장비, 디지털 시스템 설계, 영상신호처리, 영상인식, 영상통신 등.

이상신 (李相信)

1977년 2월 14일 생. 2002년 2월 호서대학교 공대 전자공학과 졸업. 2002년 3월~현재 호서대학교 대학원 전자공학과 석사과정. <관심분야> 반도체 검사장비, 디지털 시스템 설계, 영상신호처리 등.

전병준 (全丙俊)

1974년 4월 28일 생. 2002년 2월 호서대학교 공대 전자공학과 졸업. 2002년 3월~현재 호서대학교 대학원 전자공학과 석사과정. <관심분야> 반도체 검사장비, 디지털 시스템 설계, 영상신호처리 등.

References

- [1] A. Stevens, *Introduction to Component Testing*, Addison-Wesley, 1986.
- [2] 강성호, 김규철, 소병세, 홍성제 공저 “메모리 테스트” 대영사, pp. 13-66, 2001.
- [3] 강경일, “OP-AMP 회로 기초” 대영사, pp. 51-54, 1990.
- [4] 강경일, 권인현, “활용 OP-AMP 회로” 대영사, pp. 10-23, 1991.
- [5] Jung, Walter G, H. W. Sams, “IC op-amp cookbook”, 1976.