• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.58-68
• /
• 2006

본 논문에서는 차세대 디지털 TV 및 무선 랜 등과 같이 고속에서 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템을 위한 10b 250MS/s $1.8mm^2$ 85mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 10b 해상도에서 250MS/s의 아주 빠른 속도 사양을 만족시키면서, 면적 및 전력 소모를 최소화하기 위해 3단 파이프라인 구조를 사용하였다. 입력단 SHA 회로는 게이트-부트스트래핑 (gate-bootstrapping) 기법을 적용한 샘플링 스위치 혹은 CMOS 샘플링스위치 등 어떤 형태를 사용할 경우에도 10비트 이상의 해상도를 유지하도록 하였으며, SHA 및 두개의 MDAC에 사용되는 증폭기는 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용함으로써 10비트에서 요구되는 DC 전압 이득과 250MS/s에서 요구되는 대역폭을 얻음과 동시에 필요한 위상 여유를 갖도록 하였다. 또한, 2개의 MDAC의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 향상된 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하였으며, 기준 전류 및 전압 발생기는 온-칩 RC 필터를 사용하여 잡음을 최소화하고, 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.24LSB, 0.35LSB 수준을 보여준다. 또한, 동적 성능으로는 200MS/s와 250MS/s의 동작 속도에서 각각 최대 54dB, 48dB의 SNDR과 67dB, 61dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.8mm^2$이며 전력 소모는 1.2V 전원 전압에서 최대 동작 속도인 250MS/s일 때 85mW이다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.48-57
• /
• 2006

본 설계에서는 최근 부상하고 있는 motor control, 3-phase power control, CMOS image sensor 등 각종 센서 응용을 위해 고해상도와 저전력, 소면적을 동시에 요구하는 12b 200KHz 0.52mA $0.47mm^2$ 알고리즈믹 ADC를 제안한다. 제안하는 ADC는 요구되는 고해상도와 처리 속도를 얻으면서 동시에 전력 소모 및 면적을 최적화하기 위해 파이프라인 구조의 하나의 단만을 반복적으로 사용하는 알고리즈믹 구조로 설계하였다. 입력단 SHA 회로에서는 고집적도 응용에 적합하도록 8개의 입력 채널을 갖도록 설계하였고, 입력단 증폭기에는 folded-cascode 구조를 사용하여 12비트 해상도에서 요구되는 높은 DC 전압 이득과 동시에 층L분한 위상 여유를 갖도록 하였다. 또한, MDAC 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접 신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 적용하였으며, SHA와 MDAC 등 아날로그 회로에는 향상된 스위치 기반의 바이어스 전력 최소화 기법을 적용하여 저전력을 구현하였다. 기준 전류 및 전압 발생기는 칩 내부 및 외부의 잡음에 덜 민감하도록 온-칩으로 집적하였으며, 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 통해 200KS/s의 동작뿐만 아니라, 더 적은 전력을 소모하는 10KS/s의 동작이 가능하도록 설계하였다. 제안하는 시제품 ADC는 0.18um n-well 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL과 INL은 각자 최대 0.76LSB, 2.47LSB 수준을 보인다. 또한 200KS/s 및 10KS/s의 동작 속도에서 SNDR 및 SFDR은 각각 최대 55dB, 70dB 수준을 보이며, 전력 소모는 1.8V 전원 전압에서 각각 0.94mW 및 0.63mW이며, 시제품 ADC의 칩 면적은 $0.47mm^2$ 이다.

• 대한치과보철학회지
• /
• 제47권1호
• /
• pp.39-45
• /
• 2009

연구목적: 최근 치과용 임플란트의 임상 경향이 전체 치료기간을 줄일 수 있는 방법에 관심이 집중됨에 따라 불활성의 티타늄 임플란트 표면에 활성을 부여하기 위한 다양한 표면처리 방법이 검토되고 있다. 본 연구에서는 높은 강도가 요구되는 부위의 임플란트 재료로서 사용되고 있지만 표면 특성이 순 티타늄에 비해 떨어지는 Ti-6Al-4V 합금의 골전도성을 개선할 목적으로 시행되었다. 연구 재료 및 방법: $20{\times}10{\times}2\;mm$의 Ti-6Al-4V 합금판을 준비한 다음 $TiO_2$ 나노튜브를 형성하기 위해 DC 정전원 장치의 양극과 음극에 각각 시편과 백금판을 결선하고 0.5 M $Na_2SO_4$와 1.0 wt% NaF를 함유하는 전해액을 사용하여 전압 20 V와 전류밀도 $30\;㎃/cm^2$ 조건에서 2시간 동안 양극산화 처리하였다. $TiO_2$ 나노튜브 형성 후 산화 피막층의 결정화를 유도하기 위해 $600^{\circ}C$에서 2시간 동안 열처리하였고, 표면활성도를 개선하기 위해 0.5 M $Na_2HPO_4$ 수용액 24시간 침적과 $Ca(OH)_2$ 포화 수용액에 5시간 침적을 시행하였다. 준비한 시편의 표면 반응성을 조사하기 위해 pH와 무기이온의 농도를 사람의 혈장과 유사하게 조절한 Hanks 용액 (H2387, Sigma Chemical Co., USA)에 2주간 침적하였다. 결과: 20 V에서의 양극산화처리로 직경 48.0 - 65.0 ㎚ 범위의 무정형의 $TiO_2$ 나노튜브가 전체 표면에 걸쳐서 균일하게 생성되는 양상을 보였다. $TiO_2$ 나노튜브는 $600^{\circ}C$에서 2시간 열처리 후 상대적으로 강한 anatase 피크와 함께 rutile 피크가 관찰되었다. $TiO_2$ 나노튜브의 표면활성도는 0.5 M $Na_2HPO_4$ 수용액 24시간 침적과 $Ca(OH)_2$ 포화수용액에 5시간 침적으로 개선되었다. 열처리와 전석회화 처리 후 SBF에 침적한 결과, $TiO_2$ rutile 피크의 상대적 강도는 크게 증가되었지만 HA의 석출은 저하되는 경향을 보였다. 결론: 이상의 결과로 미루어 볼 때, 양극산화 처리한 $TiO_2$ 나노튜브는 $600^{\circ}C$에서의 열처리에 의해 피막층이 안정화되고, 0.5 M $Na_2HPO_4$ 수용액 24시간 침적과 $Ca(OH)_2$ 포화수용액에 5시간 침적으로 표면에 인산칼슘층을 형성하는 것이 표면활성도를 개선하는데 유효함을 알 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.100-101
• /
• 2012

The plasma damage free and room temperature processedthin film deposition technology is essential for realization of various next generation organic microelectronic devices such as flexible AMOLED display, flexible OLED lighting, and organic photovoltaic cells because characteristics of fragile organic materials in the plasma process and low glass transition temperatures (Tg) of polymer substrate. In case of directly deposition of metal oxide thin films (including transparent conductive oxide (TCO) and amorphous oxide semiconductor (AOS)) on the organic layers, plasma damages against to the organic materials is fatal. This damage is believed to be originated mainly from high energy energetic particles during the sputtering process such as negative oxygen ions, reflected neutrals by reflection of plasma background gas at the target surface, sputtered atoms, bulk plasma ions, and secondary electrons. To solve this problem, we developed the NBAS (Neutral Beam Assisted Sputtering) process as a plasma damage free and room temperature processed sputtering technology. As a result, electro-optical properties of NBAS processed ITO thin film showed resistivity of $4.0{\times}10^{-4}{\Omega}{\cdot}m$ and high transmittance (>90% at 550 nm) with nano- crystalline structure at room temperature process. Furthermore, in the experiment result of directly deposition of TCO top anode on the inverted structure OLED cell, it is verified that NBAS TCO deposition process does not damages to the underlying organic layers. In case of deposition of transparent conductive oxide (TCO) thin film on the plastic polymer substrate, the room temperature processed sputtering coating of high quality TCO thin film is required. During the sputtering process with higher density plasma, the energetic particles contribute self supplying of activation & crystallization energy without any additional heating and post-annealing and forminga high quality TCO thin film. However, negative oxygen ions which generated from sputteringtarget surface by electron attachment are accelerated to high energy by induced cathode self-bias. Thus the high energy negative oxygen ions can lead to critical physical bombardment damages to forming oxide thin film and this effect does not recover in room temperature process without post thermal annealing. To salve the inherent limitation of plasma sputtering, we have been developed the Magnetic Field Shielded Sputtering (MFSS) process as the high quality oxide thin film deposition process at room temperature. The MFSS process is effectively eliminate or suppress the negative oxygen ions bombardment damage by the plasma limiter which composed permanent magnet array. As a result, electro-optical properties of MFSS processed ITO thin film (resistivity $3.9{\times}10^{-4}{\Omega}{\cdot}cm$, transmittance 95% at 550 nm) have approachedthose of a high temperature DC magnetron sputtering (DMS) ITO thin film were. Also, AOS (a-IGZO) TFTs fabricated by MFSS process without higher temperature post annealing showed very comparable electrical performance with those by DMS process with $400^{\circ}C$ post annealing. They are important to note that the bombardment of a negative oxygen ion which is accelerated by dc self-bias during rf sputtering could degrade the electrical performance of ITO electrodes and a-IGZO TFTs. Finally, we found that reduction of damage from the high energy negative oxygen ions bombardment drives improvement of crystalline structure in the ITO thin film and suppression of the sub-gab states in a-IGZO semiconductor thin film. For realization of organic flexible electronic devices based on plastic substrates, gas barrier coatings are required to prevent the permeation of water and oxygen because organic materials are highly susceptible to water and oxygen. In particular, high efficiency flexible AMOLEDs needs an extremely low water vapor transition rate (WVTR) of $1{\times}10^{-6}gm^{-2}day^{-1}$. The key factor in high quality inorganic gas barrier formation for achieving the very low WVTR required (under ${\sim}10^{-6}gm^{-2}day^{-1}$) is the suppression of nano-sized defect sites and gas diffusion pathways among the grain boundaries. For formation of high quality single inorganic gas barrier layer, we developed high density nano-structured Al2O3 single gas barrier layer usinga NBAS process. The NBAS process can continuously change crystalline structures from an amorphous phase to a nano- crystalline phase with various grain sizes in a single inorganic thin film. As a result, the water vapor transmission rates (WVTR) of the NBAS processed $Al_2O_3$ gas barrier film have improved order of magnitude compared with that of conventional $Al_2O_3$ layers made by the RF magnetron sputteringprocess under the same sputtering conditions; the WVTR of the NBAS processed $Al_2O_3$ gas barrier film was about $5{\times}10^{-6}g/m^2/day$ by just single layer.

• 전기화학회지
• /
• 제13권2호
• /
• pp.116-122
• /
• 2010

DC magnetron 스퍼터링을 이용해 구리(Cu) 호일 위에 실리콘(Si)을 증착한 후 $800^{\circ}C$에서 열처리하여 $Cu_3Si$를 얻고, 이의 리튬 이차전지용 음극으로서 특성을 조사하였다. $Cu_3Si$는 Si 성분을 포함하고 있으나 상온에서 리튬과 반응하지 않았다. 선형 주사 열-전류(linear sweep thermammetry, LSTA) 실험과 고온 충방전 실험을 통하여, 상온에서 비활성인 $Cu_3Si$가 $85^{\circ}C$ 이상에서는 활성화되어 Si 성분이 전환(conversion)반응에 의해 리튬과 반응함을 확인하였다. $Cu_3Si$에서 분리된 Si는 $120^{\circ}C$에서 Li-Si 합금 중에서 리튬의 함량이 가장 많은 $Li_{21}Si_5$ 상까지 리튬과 반응함을 유사 평형 조건(quasi-equilibrium)의 실험으로부터 알 수 있었다. 그러나 정전류 조건($100\;mA\;{g_{Si}}^{-1}$)에서는 리튬 합금반응이 $Li_{21}Si_5$까지 진행되지 못하였다. 또한 $120^{\circ}C$에서 전환반응에 의해 생성된 Li-Si 합금과 금속 상태의 Cu는 충전과정에서 다시 $Cu_3Si$로 돌아감, 즉 $Cu_3Si$와 리튬은 가역적으로 반응함을 확인하였다. $120^{\circ}C$에서 $Cu_3Si$ 전극은 비정질 실리콘 전극보다 더 우수한 사이클 특성을 보여 주었다. 이는 비활성인 구리가 실리콘의 부피변화를 완충하여 집전체에서 탈리되는 현상을 완화하고 결과적으로 전극이 퇴화하는 것을 억제하기 때문인 것으로 설명할 수 있다. 실제로 비정질 실리콘 전극은 충방전 후에 실리콘 층의 균열과 탈리가 관찰되었으나, $Cu_3Si$ 전극에서는 이러한 현상이 관찰되지 않았다.

• 전자공학회논문지
• /
• 제53권3호
• /
• pp.46-55
• /
• 2016

본 논문에서는 IF 대역의 고속 신호처리 시스템 응용을 위해 높은 동적성능을 가지는 13비트 100MS/s ADC를 제안한다. 제안하는 ADC는 45nm CMOS 공정에서 동작 사양을 최적화하기 위해 4단 파이프라인 구조를 기반으로 하며, 광대역 고속 샘플링 입력단을 가진 SHA 회로는 샘플링 주파수를 상회하는 높은 주파수의 입력신호를 적절히 처리한다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 넓은 신호범위를 얻기 위해 이득-부스팅 회로 기반의 2단 증폭기 구조를 가지며, 바이어스 회로 및 증폭기에 사용되는 소자는 부정합을 최소화하기 위해 동일한 크기의 단위 소자를 반복적으로 사용하여 설계하였다. 한편, 온-칩 기준전류 및 전압회로에는 배치설계 상에서 별도의 아날로그 전원전압을 사용하여 고속 동작 시 인접 회로 블록에서 발생하는 잡음 및 간섭에 의한 성능저하를 줄였다. 또한, 미세공정상의 잠재적인 불완전성에 의한 성능저하를 완화하기 위해 다양한 아날로그 배치설계 기법을 적용하였으며, 전체 ADC 칩은 $0.70mm^2$의 면적을 차지한다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.77LSB, 1.57LSB의 값을 가지며, 동적성능은 100MS/s 동작 속도에서 각각 최대 64.2dB의 SNDR과 78.4dB의 SFDR을 보여준다. 본 시제품 ADC는 $2.0V_{PP}$의 넓은 입력신호범위를 처리하는 동시에 IF 대역에서 높은 동적성능을 확보하기 위해 사용공정상의 최소 채널 길이가 아닌 긴 채널 기반의 소자를 사용하며, 2.5V의 아날로그 전압, 2.5V 및 1.1V 두 종류의 디지털 전원전압을 사용하는 조건에서 총 425.0mW의 전력을 소모한다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.55-64
• /
• 2006

본 설계에서는 무선 랜 등 최첨단 무선 통신 및 고급영상 처리 시스템과 같이 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템 응용을 위해 기존의 보정기법을 사용하지 않는 14b 70MS/s 0.13um CMOS A/D 변환기(Analog-to-Digital Converts- ADC)를 제안한다. 제안하는 がU는 중요한 커패시터 열에 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법으로 소자 부정합에 의한 영향을 최소화하였고, 3단 파이프라인 구조로 고해상도와 높은 신호처리속도와 함께 전력 소모 및 면적을 최적화하였다. 입력 단 SHA 회로에는 Nyquist 입력에서도 14비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 (gate-bootstrapping) 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 14비트에 필요한 높은 DC전압 이득을 얻음과 동시에 충분한 위상 여유를 갖도록 하였으며, 최종 단 6b flash ADC에는 6비트 정확도 구현을 위해 2단 오픈-루프 오프셋 샘플링 기법을 적용하였으며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um CMOS 공정으로 요구되는 2.5V 전원 전압 인가를 위해 최소 채널길이는 0.35um를 사용하여 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 0.65LSB, 1.80LSB의 수준을 보이며, 70MS/s의 샘플링 속도에서 최대 SNDR 및 SFDR은 각각 66dB, 81dB를 보여준다. 시제품 ADC의 칩 면적은 $3.3mm^2$이며 전력 소모는 2.5V 전원 전압에서 235mW이다.

• 대한전자공학회논문지SD
• /
• 제49권2호
• /
• pp.47-55
• /
• 2012

본 논문에서는 능동-가중치 전하 샘플링을 이용하는 고차의 시간상 이동평균 필터가 제안된다. 샘플링되는 전하의 비율을 바꾸기 위해서 가변 트랜스컨덕턴스 증폭기(variable transconductance OTA)가 전하 샘플러 앞단에 사용되며, 전하의 비율은 OTA의 제어 트랜지스터들을 스위칭하여 효과적으로 변하게 된다. 그 결과, 능동-가중치 샘플링을 이용하는 고차의 시간상 이동평균 연산이 가능해진다. 또한, OTA의 트랜스컨덕턴스는 제어 트랜지스터들의 크기를 통해 비율이 조절되므로 비교적 정확하며 공정 변화에 안정적이다. 고차의 시간상 이동평균 필터는 소수의 스위치와 샘플링 커패시터를 사용하므로 작은 크기와 높은 전압 이득을 가지며 기생 성분의 발생을 줄일 수 있다. 제안된 고차의 시간상 이동평균은 2차-2입력 시간상 이동평균 (TMA-$2^2$) 필터로 TSMC $0.18-{\mu}m$ CMOS 공정을 이용하여 구현되었다. 설계된 필터의 전압 이득은 약 16.7 dB이며 P1dB와 IIP3는 각각 -32.5 dBm과 -23.7 dBm으로 시뮬레이션된다. 출력 버퍼를 포함한 전체 직류 전류 소모는 약 9.7 mA이다.

• 마이크로전자및패키징학회지
• /
• 제24권3호
• /
• pp.71-76
• /
• 2017

열 소결 공정 중 소결 온도와 시간을 다르게 하여 제작된 은 인쇄회로의 전기적 거동과 유연성을 분석하였다. 은 인쇄회로의 비저항값과 고주파 전송 특성을 4-포인트 프로브 및 네트워크 분석기를 사용하여 각각 측정하였다. 비저항값은 DC 전류가 회로에 흐를 때의 전기 저항을, 고주파 전송 특성은 은 회로의 신호 전송 특성을 의미한다. 은 인쇄회로의 유연성은 IPC 슬라이딩 테스트 중 발생하는 회로 저항의 변화를 실시간으로 측정하여 평가하였다. 은 인쇄회로의 파괴 모드는 주사전자 현미경과 광학 현미경을 통해 관측하였다. 폴리이미드 기판 위에 인쇄된 은 회로의 비저항값은 소결 온도와 소결 시간이 증가함에 따라 급격하게 감소하였다. $250^{\circ}C$에서 45분간 열 소결된 은 인쇄회로의 비저항값이 가장 낮았으며 그 때의 값은 $3.8{\mu}{\Omega}{\cdot}cm$였다. 은 인쇄회로에서 발생한 균열은 슬라이딩 테스트 10만번 이후의 길이가 2.5만번 테스트 후의 균열보다 열 배는 더 길게 측정되었다. 측정된 전송계수와 반사계수는 전산모사 결과와 그 경향이 거의 일치하였으며 슬라이딩 테스트가 진행될수록 은 회로의 전송손실은 증가하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.171.2-171.2
• /
• 2016

The 2-dimensiona electron gas (2DEG) layers have opened tremendous interests in the heterooxide interfaces formed between two insulating materials, especially between LaAlO3 and $SrTiO_3$. The 2DEG layers exhibit extremely high mobility and carrier concentrations along with metallic transport phenomena unlike the constituent oxide materials, i.e., $LaAlO_3$ and $SrTiO_3$. The current work inserted artificially the interfacial layer, $Sr_xCa_{1-x}TiO_3$ between $LaAlO_3$ and $SrTiO_3$, with the aim to controlling the 2-dimensional transports. The insertion of the additional materials affect significantly their corresponding electrical transports. Such features have been probed using DC and AC-based characterizations. In particular, impedance spectroscopy was employed as an AC-based characterization tool. Frequency-dependent impedance spectroscopy have been widely applied to a number of electroceramic materials, such as varistors, MLCCs, solid electrolytes, etc. Impedance spectroscopy provides powerful information on the materials system: i) the simultaneous measurement of conductivity and dielectric constants, ii) systematic identification of electrical origins among bulk-, grain boundary-, and electrode-based responses, and iii) the numerical estimation on the uniformity of the electrical origins. Impedance spectroscopy was applied to the $LaAlO_3/Sr_xCa_{1-x}TiO_3/SrTiO_3$ system, in order to understand the 2-dimensional transports in terms of the interfacial design concepts. The 2-dimensional conduction behavior system is analyzed with special emphasis on the underlying mechanisms. Such approach is discussed towards rational optimization of the 2-dimensional nanoelectronic devices.