• Nuclear Engineering and Technology
• /
• 제56권4호
• /
• pp.1532-1537
• /
• 2024

Time-of-flight (TOF) PET detectors with fast-rise-time scintillators and fast-single photon time resolution silicon photomultiplier (SiPM) have been developed to improve the coincidence timing resolution (CTR) to sub-100 ps. The CTR can be further improved with an optimal bandwidth and minimized electronic noise in the readout circuit and this helps reduce the distortion of the fast signals generated from the TOF-PET detector. The purpose of this study was to develop an ultra-high frequency and fully-differential (UF-FD) readout circuit that minimizes distortion in the fast signals produced using TOF-PET detectors, and suppresses the impact of the electronic noise generated from the detector and front-end readout circuits. The proposed UF-FD readout circuit is composed of two differential amplifiers (time) and a current feedback operational amplifier (energy). The ultra-high frequency differential (7 GHz) amplifiers can reduce the common ground noise in the fully-differential mode and minimize the distortion in the fast signal. The CTR and energy resolution were measured to evaluate the performance of the UF-FD readout circuit. These results were compared with those obtained from a high-frequency and single ended readout circuit. The experiment results indicated that the UF-FD readout circuit proposed in this study could substantially improve the best achievable CTR of TOF-PET detectors.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1049-1052
• /
• 1998

A new simplified circuit model for the switching noise analysis of the complicated multi-layer IC package is developed. The current flowing mechanism on the ground and power planes of the package is simplified by using the dependent current soures and partial plane circuit model. The methodology is very cost-efficient as well as accurate. It is demonstrated that the nosie based on the simplified circuit model has an excellent agreement with that of the complicated full circuit model. However, the simplified model takes only 5 minutes for the switching noise simulation, while the full circuit model takes more than 4 hours.

• 한국전자파학회논문지
• /
• 제8권1호
• /
• pp.94-99
• /
• 1997

발진기의 위상잡음에 영향윤 주는 요인은 여러 가지가 있다. 그러나 발진기의 위상잡음은 주로 캐리어(carrier)와 l/f의 특성을 잦는 DC 근처 저주파 잡음과의 혼합으로 발생되므로, 저주파 플리커 잡음에 의해 지배된다. 본 논문에서는 능동 바이어스 회로로 구현된 저주파 궤환회로를 이용하여 플리커 잡음의 영향을 최소화함으로써 발진기의 위상잡음을 줄이는 기법을 제안하고, DBS 수신기에 사용 가능한 DRO를 제작하였다. 제작된 DRO의 위상잡음을 측정한 갤과 10 kHz 옵셋 주파수에서 약 -92 dBc/Hz로 제안된 방볍이 상당히 효과적임을 확인 하였다

• 한국소음진동공학회:학술대회논문집
• /
• 한국소음진동공학회 2010년도 춘계학술대회 논문집
• /
• pp.666-667
• /
• 2010

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 1998년도 전력전자학술대회 논문집
• /
• pp.185-188
• /
• 1998

The recent flurry of activities and interest in Switched Reluctance Motor(SRM) has focused attention on various issues associated with implementing the SRM in the mass commertial Market. One such issue is the noise generated by radial force. In this paper, we proposed the circuit to reduce the noise of SRM using LC Resonant characteristic. The usefulness of proposed circuit is verified by experimental result.

• 대한전자공학회논문지TC
• /
• 제44권4호
• /
• pp.28-39
• /
• 2007

본 논문에서는 저잡음 증폭기 (LNA)를 위한 새로운 구조의 프로그램 가능한 고주파 검사용 설계회로 (RF DFT)를 제안한다. 개발된 RF DFT 회로는 DC 측정만을 이용하여 LNA의 RF 변수를 측정할 수 있으며, 최근의 RFIC 소자에 매우 유용하다. DFT 회로는 프로그램 가능한 커패시터 뱅크 (programmable capacitor banks)와 RF 피크 검출기를 가진 test amplifier를 포함하며, 측정된 출력 DC 전압을 이용하여 입력 임피던스와 전압이득과 같은 LNA 사양을 계산할 수 있다. 이러한 온 칩 DFT 회로는 GSM, Bluetooth 및 IEEE802g 표준에 이용할 수 있는 3가지 주파수 대역, 즉 1.8GHz, 2.4GHz, 5.25GHz용 LNA에서 사용할 수 있도록 자체적으로 프로그램 할 수 있다. 이 회로는 간단하면서도 저렴하다

• 전자공학회논문지C
• /
• 제35C권7호
• /
• pp.11-19
• /
• 1998

A signal line potential variation due to the delta-I noise was physically investigated in CMOS integrated circuits. An equivalent circuit for the noise analysis was presented. The signal line was modeled as segmented RC-lumped circuits with the ground noise. Then the equivalent circuit was mathematically analyzed. Therebvy a new signal line potential variation model due to the switching mosie was developed. Th emodel was verified with 0.35.mu.m CMOS deivce model parameters. The model has an excellent agreement with HSPICE simulation. Thus the proposed model can be dirctly employed in the industry to design the high-performance integrted circuit design as well as integrated circuit package design.

• 한국정보통신학회논문지
• /
• 제9권5호
• /
• pp.1089-1095
• /
• 2005

본 논문에서는 5GHz 저잡음 증폭기(LNA)의 성능 측정을 위한 새로운 형태의 저가 BIST(Built-In Self-Test) 회로를 제안한다 이러한 BIST 회로는 system-on-chip (SoC) 송수신 환경에 적용될 수 있도록 설계되어 있다. 본 논문에서 제안하는 BIST 회로는 입력 임피던스, 전압이득, 잡음지수, 입력반사손실(input return loss) 및 출력 신호 대 잡음전력비(signal-to-noise ratio)와 같은 저잡음 증폭기의 주요 성능 지수를 측정 할 수 있으며, 단일 칩 위에 제작되어 있다.

• 한국소음진동공학회:학술대회논문집
• /
• 한국소음진동공학회 2002년도 추계학술대회논문초록집
• /
• pp.326.2-326
• /
• 2002

A PDP(Plasma Display Panel) module consists of a discharge panel, a SMPS for power supply, driving boards for panel control, and a logic board. Driving boards supply high voltage pulses to induce glow dischargein the PDP panel. The electrical pulses excite the circuit elements and subsequentlyacoustic noises. The main sources of the noise in the circuit are the transformer of SMPS and the power MOSFET of driving boards, and the heat sinks often amplify the noise level. (omitted)

• 전기전자학회논문지
• /
• 제21권3호
• /
• pp.248-251
• /
• 2017

본 논문에서는 $360^{\circ}$ 전방위 화각을 가진 Dash Camera의 EMI 대응을 위한 보드 설계를 제안한다. 제안된 보드는 DM 및 CM 입력 노이즈 감소회로를 설계하고 능동 EMI 필터 결합회로를 적용하여 개발한다. DM 및 CM 입력 노이즈 감소회로 설계부분에서는 기생적 커패시턴스(CP)을 통해 입력 신호로 커플링된 DM 잡음을 얻기 위한 차동연산 증폭기 회로를 사용한다. 능동 EMI 필터 결합회로를 적용하여 설계하는 부분에서는 회로의 간략화를 위하여 EMI 소스의 노이즈를 분리하여 보상해 주기 위하여 노이즈 분리기를 설치하여 CM과 DM 능동필터를 동시에 보상한다. 제안된 EMI 대응을 위한 보드의 성능을 평가하기 위하여 공인 인정기관에서 실험한 결과, 각각의 주파수 대역에 따른 전자파 인증규격이 만족됨을 확인하였다.