• 제목/요약/키워드: Circuit Complexity

검색결과 241건 처리시간 0.029초

3-5 GHz 대역 중심 주파수 변환이 가능한 프로그래머블 임펄스 래디오 송신기 (A 3-5GHz frequency band Programmable Impulse Radio UWB Transmitter)

  • 한홍걸;김태욱
    • 대한전자공학회논문지SD
    • /
    • 제49권6호
    • /
    • pp.35-40
    • /
    • 2012
  • 이 논문은 3~5 GHz의 동작 주파수 대역을 지닌 임펄스 래디오 저전력 거리탐지용 송신기 설계에 관한 연구이다. 제안하는 송신기는 $0.13{\mu}m$ CMOS 공정을 이용하여 모든 부분을 간단한 디지털 로직으로 설계함으로써 회로 구현의 복잡도를 줄이고 낮은 전력 소모를 지닌다. 특히, UWB의 낮은 대역에서 기존의 무선 통신과의 간섭을 회피하기 위하여 중심 주파수 조절이 가능하도록 전압으로 지연 시간을 조절할 수 있는 지연 회로를 통해 주파수 변환을 적용하였다. 본 논문에서 제안하는 송신기는 1.2 V 공급 전압으로부터 10pJ/b 만의 에너지를 소모하며, 모의 실험 결과 3~5 GHz UWB 대역에서 3.3 GHz에서 4.3 GHz까지 중심 주파수 조절이 가능하며, 출력 파워는 최대 -51 dBm/MHz를 지니며, FCC 규제를 만족한다.

투 스위치 인터리브 액티브 클램프 포워드 컨버터에 관한 연구 (A Study on the Two-switch Interleaved Active Clamp Forward Converter)

  • 정재엽;배진용;권순도;이동현;김용
    • 조명전기설비학회논문지
    • /
    • 제24권5호
    • /
    • pp.136-144
    • /
    • 2010
  • 본 논문에서는 2개의 액티브 클램프 포워드 컨버터로 구성된 투 스위치 인터리브 액티브 클램프 포워드 컨버터를 제안하고자 한다. 제안된 컨버터는 단지 2개의 스위치만을 필요로 하며, 각 스위치는 상호 보조스위치로서 동작하기 때문에 회로의 구성이 간단하고 저비용의 용이한 제어를 특징으로 한다. 아울러 부가적인 공진 인덕터로 인하여 데드타임 동안에 영전압 스위칭 동작이 가능하다. 제안된 컨버터는 인터리브 동작으로 인하여 출력 전압 및 전류 리플이 저감되므로 출력 필터의 크기를 줄일 수 있으며, 그로인하여 컨버터의 부피를 감소시킬 수 있다. 본 논문에서는 제안된 투 스위치 인터리브 액티브 클램프 포워드 컨버터의 모드별 해석과 특성을 논의하였으며, 160[W]급 시작품을 제작하여 그 타당성을 검증하였다.

130 nm CMOS 공정을 이용한 UWB High-Band용 저전력 디지털 펄스 발생기 (Digital Low-Power High-Band UWB Pulse Generator in 130 nm CMOS Process)

  • 정창욱;유현진;어윤성
    • 한국전자파학회논문지
    • /
    • 제23권7호
    • /
    • pp.784-790
    • /
    • 2012
  • 본 논문에서는 UWB의 6~10 GHz 주파수 대역을 위한 디지털 방식의 CMOS UWB 펄스 발생기를 제안하였다. 제안된 펄스 발생기는 매우 적은 전력 소모와 간단한 구조로 설계 및 구현되었다. 이 펄스 발생기는 가변되는 shunt capacitor 방식으로 구성된 CMOS delay line을 사용하여 중심 주파수를 제어할 수 있게 하였고, Gaussian Pulse Shaping 회로를 이용하여 FCC 등에서 제시하는 UWB 스펙트럼 규정을 만족할 수 있도록 설계하였다. 측정결과, 가변 가능한 중심 주파수는 4.5~7.5 GHz까지 자유롭게 조절이 가능하였고, 펄스의 폭은 대략 1.5 ns였다. 그리고 10 MHz의 PRF 조건에서 310 mV pp의 크기의 펄스 신호를 보여주었다. 회로는 0.13 um CMOS 공정으로 제작되었고, 코어의 크기는 $182{\times}65um^2$로 매우 작은 크기로 설계되었으며, 평균 소모 전력은 1.5 V 전원을 사용하는 출력 buffer에서 11.4 mW를 소모하고, 이를 제외한 코어에서는 0.26 mW의 매우 작은 전력을 소모하고 있다.

위성용 전장품 탑재보드의 Power Integrity 및 Signal Integrity 설계 분석을 통한 노이즈 성능 개선 (Improvement of Noise Characteristics by Analyzing Power Integrity and Signal Integrity Design for Satellite On-board Electronics)

  • 조영준;김철영
    • 한국항공우주학회지
    • /
    • 제48권1호
    • /
    • pp.63-72
    • /
    • 2020
  • 본 연구에서는 위성용 전장품 보드의 성능 요구조건과 설계 복잡도가 높아지면서 증가되는 노이즈 문제를 최소화하기 위해 전원 건전성(Power Integrity) 및 신호 건전성(Signal Integrity)의 설계 분석이 수행되었고 이를 통해 적용된 설계 개선 내용을 기술하였다. 전원 건전성은 정전류 전압강하(DC IR drop) 해석을 통해 정적 전원의 특성을 분석하였고, 각 전원의 임피던스 해석을 통해 동적 전원의 특성을 분석하여 각 분석 결과를 이용한 설계 개선 방안들이 적용되었다. 신호 건전성 측면에서는 주요 데이터버스 신호에 대한 시간영역 파형 분석과 PCB(Printed Circuit Board) 설계 수정을 통해 노이즈가 개선된 결과를 확인하였다. 또한 설계된 PCB 보드의 전원 층에 대한 공진모드를 분석하여 발생된 공진 영역들에 완화 조치를 적용하였고 조치결과를 시뮬레이션을 통해 확인하였다. 최종적으로 분석을 통해 설계 개선이 적용된 유닛에 대해 수정 전과 후의 EMC(Electro Magnetic Compatibility) RE(Radiated Emission) 노이즈 측정결과를 비교함으로써 방사성 노이즈가 감소되었음을 확인하였다.

다중 표준용 파라미터화된 비터비 복호기 IP 설계 (A Design of Parameterized Viterbi Decoder for Multi-standard Applications)

  • 박상덕;전흥우;신경욱
    • 한국정보통신학회논문지
    • /
    • 제12권6호
    • /
    • pp.1056-1063
    • /
    • 2008
  • 부호화율과 구속장을 선택적으로 지정할 수 있는 다중 표준용 파라미터화된 비터비 복호기의 효율적인 설계에 대해 기술한다. 설계된 비터비 복호기는 부호화율 1/2과 1/3, 구속장 7과 9를 지원하여 4가지 모드로 동작하도록 파라미터화된 구조로 설계되었으며, 각 동작모드에서 공통으로 사용되는 블록들의 공유가 극대화되는 회로구조를 적용하여 면적과 전력소모가 최소화되도록 하였다. 또한, one-point 역추적 알고리듬에 최적화된 ACCS (Accumulate-Subtract) 회로를 적용하였으며, 이를 통해 완전 병렬구조에 비해 ACCS 회로의 면적을 약 35% 감소시켰다. 설계된 비터비 복호기 코어는 0.35-um CMOS 셀 라이브러리로 합성하여 79,818 게이트와 25,600비트의 메모리로 구현되었으며, 70 MHz 클록으로 동작하여 105 Mbps의 성능을 갖는다. 설계된 비터비 복호기의 BER (Bit Error Rate) 성능에 대한 시뮬레이션 결과, 부호화율 1/3과 구속장 7로 동작하는 경우에 3.6 dB의 $E_b/N_o$에서 $10^{-4}$의 비트 오류율을 나타냈다.

Serial line multiplexing method based on bipolar pulse for PET

  • Kim, Yeonkyeong;Choi, Yong;Kim, Kyu Bom;Leem, Hyuntae;Jung, Jin Ho
    • Nuclear Engineering and Technology
    • /
    • 제53권11호
    • /
    • pp.3790-3797
    • /
    • 2021
  • Although the individual channel readout method can improve the performance of PET detectors with pixelated photo-sensors, such as silicon photomultiplier (SiPM), this method leads to a significant increase in the number of readout channels. In this study, we proposed a novel multiplexing method that could effectively reduce the number of readout channels to reduce system complexity and development cost. The proposed multiplexing circuit was designed to generate bipolar pulses with different zero-crossing points by adjusting the time constant of the high-pass filter connected to each channel of a pixelated photo-sensor. The channel position of the detected gamma-ray was identified by estimating the width between the rising edge and the zero-crossing point of the bipolar pulse. In order to evaluate the performance of the proposed multiplexing circuit, four detector blocks, each consisting of a 4 × 4 array of 3 mm × 3 mm × 20 mm LYSO and a 4 × 4 SiPM array, were constructed. The average energy resolution was 13.2 ± 1.1% for all 64 crystal pixels and each pixel position was accurately identified. A coincidence timing resolution was 580 ± 12 ps. The experimental results indicated that the novel multiplexing method proposed in this study is able to effectively reduce the number of readout channels while maintaining accurate position identification with good energy and timing performance. In addition, it could be useful for the development of PET systems consisting of a large number of pixelated detectors.

간결하고 효과적인 X-band 위성 통신용 계단형 셉텀 편파기의 설계방법 (Simple and Efficient Design Method of Stepped Septum Polarizer for X-band Satellite Communication)

  • 김지흥;이재욱;이택경;조춘식
    • 한국항행학회논문지
    • /
    • 제16권6호
    • /
    • pp.893-899
    • /
    • 2012
  • 본 논문에서는 기존의 방법과 비교하여 간결한 X-band 위성 통신용 셉텀 편파기의 설계방법을 제안한다. 제안된 방법은 기존의 셉텀 편파기 설계 방법들과 비교하여 설계과정에서 소요되는 시간적인 측면과 설계방법의 복잡성 측면에서 개선된 방법이다. 더욱이 도파관형 셉텀 편파기의 해석 및 설계를 위해 등가모델링 방법을 상용 EM 소프트웨어를 이용한 전파상수(${\beta}$) 및 도파관 임피던스 계산과 전송선로 이론을 적용하였다. 마지막으로 시뮬레이션과 실제측정 결과를 통해, 위성 통신용 적합성을 확인하였다.

Performance Analysis of a Novel Reduced Switch Cascaded Multilevel Inverter

  • Nagarajan, R.;Saravanan, M.
    • Journal of Power Electronics
    • /
    • 제14권1호
    • /
    • pp.48-60
    • /
    • 2014
  • Multilevel inverters have been widely used for high-voltage and high-power applications. Their performance is greatly superior to that of conventional two-level inverters due to their reduced total harmonic distortion (THD), lower switch ratings, lower electromagnetic interference, and higher dc link voltages. However, they have some disadvantages such as an increased number of components, a complex pulse width modulation control method, and a voltage-balancing problem. In this paper, a novel nine-level reduced switch cascaded multilevel inverter based on a multilevel DC link (MLDCL) inverter topology with reduced switching components is proposed to improve the multilevel inverter performance by compensating the above mentioned disadvantages. This topology requires fewer components when compared to diode clamped, flying capacitor and cascaded inverters and it requires fewer carrier signals and gate drives. Therefore, the overall cost and circuit complexity are greatly reduced. This paper presents modulation methods by a novel reference and multicarrier based PWM schemes for reduced switch cascaded multilevel inverters (RSCMLI). It also compares the performance of the proposed scheme with that of conventional cascaded multilevel inverters (CCMLI). Simulation results from MATLAB/SIMULINK are presented to verify the performance of the nine-level RSCMLI. Finally, a prototype of the nine-level RSCMLI topology is built and tested to show the performance of the inverter through experimental results.

Impedance and Thermodynamic Analysis of Bioanode, Abiotic Anode, and Riboflavin-Amended Anode in Microbial Fuel Cells

  • Jung, Sok-Hee;Ahn, Young-Ho;Oh, Sang-Eun;Lee, Jun-Ho;Cho, Kyu-Taek;Kim, Young-Jin;Kim, Myeong-Woon;Shim, Joon-Mok;Kang, Moon-Sung
    • Bulletin of the Korean Chemical Society
    • /
    • 제33권10호
    • /
    • pp.3349-3354
    • /
    • 2012
  • Understanding exoelectrogenic reactions of the bioanode is limited due to its complexity and the absence of analytics. Impedance and thermodynamics of bioanode, abiotic anode, and riboflavin-amended anode were evaluated. Activation overpotential of the bioanode was negligible compared with that of the abiotic anode. Impedance spectroscopy shows that the bioanode had much lower charge transfer resistance and higher capacitance than the abiotic anode in low frequency reaction. In high frequency reaction, the impedance parameters, however, were relatively similar between the bioanode and the abiotic anode. At open-circuit impedance spectroscopy, a high frequency arc was not detected in the abiotic anode in Nyquist plot. Addition of riboflavin induced a phase angle shift and created curvature in high-frequency arc of the abiotic anode, and it also drastically changed impedance spectra of the bioanode.

A Low Insertion-Loss, High-Isolation Switch Based on Single Pole Double Throw for 2.4GHz BLE Applications

  • Truong, Thi Kim Nga;Lee, Dong-Soo;Lee, Kang-Yoon
    • IEIE Transactions on Smart Processing and Computing
    • /
    • 제5권3호
    • /
    • pp.164-168
    • /
    • 2016
  • A low insertion-loss, high-isolation switch based on single pole double throw (SPDT) for a 2.4GHz Bluetooth low-energy transceiver is presented in this paper. In order to increase isolation, the body floating technique is implemented. Based on characteristics whereby the ratio of the sizes of the shunt and the series transistors significantly affect the performance of the switches, the device sizes are optimized. A simple matching network is also designed to enhance the insertion loss. Thus, the SPDT switch has high isolation and low insertion loss without increasing the complexity of the circuit. The proposed SPDT is designed and simulated in a complementary metal-oxide semiconductor 65nm process. The switch has a $530{\mu}m{\times}270{\mu}m$ area and achieves 0.9dB, 1.78dB insertion loss and 40dB, 41dB isolation of transmission, reception modes, respectively.