• 제목/요약/키워드: Channel thickness

검색결과 555건 처리시간 0.028초

A Study of the Dependence of Effective Schottky Barrier Height in Ni Silicide/n-Si on the Thickness of the Antimony Interlayer for High Performance n-channel MOSFETs

  • Lee, Horyeong;Li, Meng;Oh, Jungwoo;Lee, Hi-Deok
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제15권1호
    • /
    • pp.41-47
    • /
    • 2015
  • In this paper, the effective electron Schottky barrier height (${\Phi}_{Bn}$) of the Ni silicide/n-silicon (100) interface was studied in accordance with different thicknesses of the antimony (Sb) interlayer for high performance n-channel MOSFETs. The Sb interlayers, varying its thickness from 2 nm to 10 nm, were deposited by radio frequency (RF) sputtering on lightly doped n-type Si (100), followed by the in situ deposition of Ni/TiN (15/10 nm). It is found that the sample with a thicker Sb interlayer shows stronger ohmic characteristics than the control sample without the Sb interlayer. These results show that the effective ${\Phi}_{Bn}$ is considerably lowered by the influence of the Sb interlayer. However, the current level difference between Schottky diodes fabricated with Sb/Ni/TiN (8/15/10 nm) and Sb/Ni/TiN (10/15/10 nm) structures is almost same. Therefore, considering the process time and cost, it can be said that the optimal thickness of the Sb interlayer is 8 nm. The effective ${\Phi}_{Bn}$ of 0.076 eV was achieved for the Schottky diode with Sb/Ni/TiN (8/15/10 nm) structure. Therefore, this technology is suitable for high performance n-channel MOSFETs.

나노 스케일 MuGFET의 소자 구조 최적화에 관한 연구 (A study on the device structure optimization of nano-scale MuGFETs)

  • 이치우;윤세레나;유종근;박종태
    • 대한전자공학회논문지SD
    • /
    • 제43권4호
    • /
    • pp.23-30
    • /
    • 2006
  • 본 연구에서는 나노 스케일 MuGFET(Mutiple-Gate FETs)의 단채널 효과와 corner effect를 3차원 시뮬레이션을 통하여 분석하였다. 문턱전압 모델을 이용하여 게이트 숫자(Double-gate=2, Tri-gate=3, Pi-gate=3.14, Omega-gate=3.4, GAA=4)를 구하였으며 추출된 게이트 숫자를 이용하여 각각의 소자 구조에 맞는 natural length($\lambda$)값을 얻을 수 있었다. Natural length를 통하여 MuGFET의 단채널 효과를 피할 수 있는 최적의 소자 구조(실리콘 두께, 게이트 산화막의 두께 등)를 제시 하였다. 이러한 corner effect를 억제하기 위해서는 채널 불순물의 농도를 낮게 하고, 게이트 산화막의 두께를 얇게 하며, 코너 부분을 약 17%이상 라운딩을 해야 한다는 것을 알 수 있었다.

부식 강재 복공판의 재사용성 평가에 관한 기초적 연구 (A Preliminary Study on the Reused Channel-Type Lining Board with Corrosion-Damage)

  • 김인태;김동우;최형석;정진환
    • 한국구조물진단유지관리공학회 논문집
    • /
    • 제13권4호통권56호
    • /
    • pp.170-179
    • /
    • 2009
  • 복공판은 규격화된 강재를 조합하여 용접에 의해 일체화 시킨 것으로 주로 지하작업공간의 확보, 가설 차도 및 보도의 용도로 사용되며, 지하철, 지하상가 등의 건설을 위한 복개부와 가설교량의 상부구조 등에 적용된다. 이러한 복공판이 부식 손상된 경우에는 정량적인 잔존내하력 평가 없이 육안조사에 의한 판별 후 교체 또는 일정기간 사용 후 교체 등으로 그 기능을 유지하고 있다. 이에 본 연구에서는 부식된 복공판의 지속적 사용한계를 확인하고 경제적이고 효율적인 복공판 교체시기를 결정하기 위하여, 실제 지하철 현장에서 사용되고 있는 부식 손상된 복공판을 대상으로 각 구성 강재의 잔존두께를 측정하고, 휨 재하실험을 실시하였다. 그리고 수치해석을 수행하여 그 결과를 실험결과와 비교, 분석하였다. 그 결과 복공판 측, 하판의 두께 감소량과 잔존내하력과의 관계를 분석하여, 부식두께 감소량에 의한 복공판의 적절한 교체주기를 결정할 수 있는 지표를 제시하였다.

비대칭 이중게이트 MOSFET의 채널도핑에 따른 문턱전압이하 스윙 분석 (Analysis of Subthreshold Swing for Channel Doping of Asymmetric Double Gate MOSFET)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제18권3호
    • /
    • pp.651-656
    • /
    • 2014
  • 본 연구에서는 비대칭 이중게이트 MOSFET의 채널도핑 변화에 따른 문턱전압이하 스윙의 변화를 분석하였다. 문턱전압이하 스윙은 문턱전압이하 영역에서 발생하는 차단전류의 감소정도를 나타내는 요소로서 디지털회로 적용에 매우 중요한 역할을 한다. 비대칭 이중게이트 MOSFET의 문턱전압이하 스윙을 분석하기 위하여 포아송방정식을 이용하였다. 비대칭 이중게이트 MOSFET는 대칭 이중게이트 MOSFET와 달리 상하단 게이트의 산화막 두께 및 인가전압을 다르게 제작할 수 있다. 본 연구에서는 비대칭 이중게이트 MOSFET의 채널 내 농도변화 및 게이트 산화막 두께 그리고 인가전압 등이 문턱전압이하 스윙에 미치는 영향을 관찰하였다. 특히 포아송방정식을 풀 때 도핑분포함수로 가우스분포함수를 이용하였으며 가우스분포함수의 파라미터인 이온주입범위 및 분포편차에 대한 문턱전압이하 스윙의 변화를 관찰하였다. 분석결과, 문턱전압이하 스윙은 도핑농도 및 분포함수에 따라 크게 변화하였으며 게이트 산화막 두께 및 인가전압에 크게 영향을 받는 것을 관찰할 수 있었다.

이중게이트 MOSFET의 대칭 및 비대칭 산화막 구조에 대한 문턱전압 분석 (Analysis of Threshold Voltage for Symmetric and Asymmetric Oxide Structure of Double Gate MOSFET)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제18권12호
    • /
    • pp.2939-2945
    • /
    • 2014
  • 본 연구에서는 대칭 및 비대칭 산화막 구조를 가진 이중게이트(double gate; DG) MOSFET의 문턱전압 변화에 대하여 분석하였다. 상하단 동일한 산화막 두께을 갖는 대칭 DGMOSFET와 달리 비대칭 DGMOSFET는 상하단 게이트 산화막 두께를 다르게 제작할 수 있다. 그러므로 비대칭 DGMOSFET에서 상단과 하단게이트 산화막 두께의 크기 변화에 따라 대칭 DGMOSFET와 문턱전압을 비교하여 상하단 게이트 산화막 두께의 최적값에 대하여 고찰하고자 한다. 문턱전압을 구하기 위하여 포아송방정식에서 해석학적 전위분포모델을 유도하였으며 도핑분포함수는 가우스분포함수를 사용하였다. 문턱전압 모델을 이용하여 하단게이트 전압, 채널길이 및 채널두께 등에 따라 상하단게이트 산화막 두께가 문턱전압에 미치는 영향을 관찰하였다. 결과적으로 문턱전압은 상하단 게이트 산화막 두께에 따라 크게 변화하였으며 변화하는 경향은 하단게이트 전압, 채널길이 그리고 채널두께에 따라 매우 상이하게 나타나고 있다는 것을 알 수 있었다.

대칭 및 비대칭 산화막 구조의 이중게이트 MOSFET에 대한 문턱전압 분석 (Analysis of Threshold Voltage for Double Gate MOSFET of Symmetric and Asymmetric Oxide Structure)

  • 정학기;권오신;정동수
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2014년도 춘계학술대회
    • /
    • pp.755-758
    • /
    • 2014
  • 본 연구에서는 대칭 및 비대칭 산화막 구조를 가진 이중게이트(double gate; DG) MOSFET의 문턱전압 변화에 대하여 분석하였다. 상하단 동일한 산화막 두께을 갖는 대칭 DGMOSFET와 달리 비대칭 DGMOSFET는 상하단 게이트 산화막 두께를 다르게 제작할 수 있다. 그러므로 비대칭 DGMOSFET에서 상단과 하단게이트 산화막 두께의 크기 변화에 따라 대칭 DGMOSFET와 문턱전압을 비교하여 상하단 게이트 산화막 두께의 최적값에 대하여 고찰하고자 한다. 문턱전압을 구하기 위하여 포아송방정식에서 해석학적 전위분포모델을 유도하였으며 도핑분포함수는 가우스분포함수를 사용하였다. 문턱전압 모델을 이용하여 하단게이트 전압, 채널길이 및 채널두께 등에 따라 상하단게이트 산화막 두께가 문턱전압에 미치는 영향을 관찰하였다. 결과적으로 문턱전압은 상하단 게이트 산화막 두께에 따라 크게 변화하였으며 변화하는 경향은 하단게이트 전압, 채널길이 그리고 채널 두께에 따라 매우 상이하게 나타나고 있다는 것을 알 수 있었다.

  • PDF

DGMOSFET의 채널두께에 따른 문턱전압이하영역에서의 전송특성분석 (Analysis of subthreshold region transport characteristics according to channel thickness for DGMOSFET)

  • 한지형;정학기;이종인;정동수;권오신
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2010년도 추계학술대회
    • /
    • pp.737-739
    • /
    • 2010
  • 본 연구에서는 MicroTec4.0을 이용하여 더블게이트 MOSFET의 문턱전압이하특성을 채널두께의 변화에 따라 분석하였다. 소자의 고집적을 위한 특성분석 기술은 빠른 변화를 보이고 있다. 이에 따라 고집적 소자의 특성을 시뮬레이션을 통하여 이해하고 이에 맞게 제작하는 기술은 매우 중요한 과제 중의 하나가 되었다. 더블게이트 MOSFET에서 산화막 두께와 채널 두께는 문턱전압의 크기를 결정하며 Ss(Subthreshold swing)에 커다란 영향을 미친다. 본 연구에서는 채널의 두께를 1nm에서 3nm까지 변화시켜 채널 두께에 따른 문턱전압과 Ss(Subthreshold swing)를 조사하였다.

  • PDF

짧은 채널 효과의 억제를 위한 ISRC (Inverted-Sidewall Recessed-Channel)구조를 갖는 0.1$\mu\textrm{m}$ nMOSFET의 특성 (Supperession of Short Channel Effects in 0.1$\mu\textrm{m}$ nMOSFETs with ISRC Structure)

  • 류정호;박병국;전국진;이종덕
    • 전자공학회논문지D
    • /
    • 제34D권8호
    • /
    • pp.35-40
    • /
    • 1997
  • To suppress the short channel effects in nMOSFET with 0.1.mu.m channel length, we have fabricated and characterized the ISRC n MOSFET with several process condition. When the recess oxide thickness is 100nm and the channel dose for threshold voltge adjustment is 6*10$^{12}$ /c $m^{-2}$ , B $F_{2}$$^{+}$, the maximum transconductance at $V_{DS}$ =2.0V is 455mS/mm and the BIDL is kept within 67mV. By comparing the ISRC n MOSFET with the conventioanl SHDD (shallowly heavily dopped drain) nMOSFET, we verify the suppression of short channel effects ISRC structure.e.

  • PDF

Analysis of Doping Profile Dependent Threshold Voltage for DGMOSFET Using Gaussian Function

  • Jung, Hak-Kee
    • Journal of information and communication convergence engineering
    • /
    • 제9권3호
    • /
    • pp.310-314
    • /
    • 2011
  • This paper has presented doping profile dependent threshold voltage for DGMOSFET using analytical transport model based on Gaussian function. Two dimensional analytical transport model has been derived from Poisson's equation for symmetrical Double Gate MOSFETs(DGMOSFETs). Threshold voltage roll-off is very important short channel effects(SCEs) for nano structures since it determines turn on/off of MOSFETs. Threshold voltage has to be constant with decrease of channel length, but it shows roll-off due to SCEs. This analytical transport model is used to obtain the dependence of threshold voltage on channel doping profile for DGMOSFET profiles. Also we have analyzed threshold voltage for structure of channel such as channel length and gate oxide thickness.

Short-Channel MOSFET의 해석적 모델링 (Analytical modeling for the short-channel MOSFET)

  • 홍순석
    • 한국통신학회논문지
    • /
    • 제17권11호
    • /
    • pp.1290-1298
    • /
    • 1992
  • 본 논문은 fitting 파라미터를 배제하고 2차원적 Poisson 방정식을 도출해서 short-channel MOSFET의 model 식을 완전히 해석적으로 성립시켰다. 이로 인해 포화영역, 문턱전압, 강반전에 대한 것이 동시에 표현되는 정확한 드레인 전류가 유도되었다. 더욱이 이 model은 short-channel과 body효과, DIBL효과, 그리고 carrier운동에 대한 것도 설명할 수 있으며 온도와 $n^+$접합, 산화층에 관련되는 문턱전압도 표현할 수 있었다.

  • PDF