• 제목/요약/키워드: CMOS optical receiver

검색결과 29건 처리시간 0.024초

6.25-Gb/s Optical Receiver Using A CMOS-Compatible Si Avalanche Photodetector

  • Kang, Hyo-Soon;Lee, Myung-Jae;Choi, Woo-Young
    • Journal of the Optical Society of Korea
    • /
    • 제12권4호
    • /
    • pp.217-220
    • /
    • 2008
  • An optical receiver using a CMOS-compatible avalanche photodetector (CMOS-APD) is demonstrated. The CMOS-APD is fabricated with $0.18{\mu}m$ standard CMOS technology and the optical receiver is implemented by using the CMOS-APD and a transimpedance amplifier on a board. The optical receiver can detect 6.25-Gb/s data with the help of the series inductive peaking effect.

A Power-adjustable Fully-integrated CMOS Optical Receiver for Multi-rate Applications

  • Park, Kangyeob;Yoon, Eun-Jung;Oh, Won-Seok
    • Journal of the Optical Society of Korea
    • /
    • 제20권5호
    • /
    • pp.623-627
    • /
    • 2016
  • A power-adjustable fully-integrated CMOS optical receiver with multi-rate clock-and-data recovery circuit is presented in standard 65-nm CMOS technology. With supply voltage scaling, key features of the optical receiver such as bandwidth, power efficiency, and optical sensitivity can be automatically optimized according to the bit rates. The prototype receiver has −23.7 dBm to −15.4 dBm of optical sensitivity for 10−9 bit error rate with constant conversion gain around all target bit rates from 1.62Gbps to 8.1 Gbps. Power efficiency is less than 9.3 pJ/bit over all operating ranges.

A 150-Mb/s CMOS Monolithic Optical Receiver for Plastic Optical Fiber Link

  • Park, Kang-Yeob;Oh, Won-Seok;Ham, Kyung-Sun;Choi, Woo-Young
    • Journal of the Optical Society of Korea
    • /
    • 제16권1호
    • /
    • pp.1-5
    • /
    • 2012
  • This paper describes a 150-Mb/s monolithic optical receiver for plastic optical fiber link using a standard CMOS technology. The receiver integrates a photodiode using an N-well/P-substrate junction, a pre amplifier, a post amplifier, and an output driver. The size, PN-junction type, and the number of metal fingers of the photodiode are optimized to meet the link requirements. The N-well/P-substrate photodiode has a 200-${\mu}m$ by 200-${\mu}m$ optical window, 0.1-A/W responsivity, 7.6-pF junction capacitance and 113-MHz bandwidth. The monolithic receiver can successfully convert 150-Mb/s optical signal into digital data through up to 30-m plastic optical fiber link with -10.4 dBm of optical sensitivity. The receiver occupies 0.56-$mm^2$ area including electrostatic discharge protection diodes and bonding pads. To reduce unnecessary power consumption when the light is not over threshold or not modulating, a simple light detector and a signal detector are introduced. In active mode, the receiver core consumes 5.8-mA DC currents at 150-Mb/s data rate from a single 3.3 V supply, while consumes only $120{\mu}W$ in the sleep mode.

FTTH용 CMOS Optical Link Receiver의 설계 (Design of CMOS Optical Link Receiver for FTTH)

  • 김규철
    • 대한전자공학회논문지SD
    • /
    • 제41권1호
    • /
    • pp.47-52
    • /
    • 2004
  • 본 논문에서는 FTTH에 적용하기 적합한 넓은 입력 다이나믹 레인지와 낮은 비트 에러율을 갖는 CMOS 광수신기의 설계를 제안한다. 트랜스임피던스 전치증폭기의 PMOS 피드백 저항을 자신의 출력 신호의 크기에 따라 제어하여 100Mbps까지 60dB의 입력 다이나믹 레인지를 얻었다. 듀티 에러를 최소화시키기 위해 전류 거울 형태의 자동 바이어스 조절 회로를 설계하였다. 2-폴리, 3-메탈, 0.6um CMOS 공정 파라미터를 사용하여 회로 시뮬레이션을 수행하였다. 설계된 수신기는 5V의 전원을 사용할 때 100Mbps에서 130mW 이하의 전력 소비를 보였다.

병렬 광 신호 전송을 위한 250-Mbps 10-채널 CMOS 광 수신기 어레이의 설계 (Design of 250-Mbps 10-Channel CMOS Optical Receiver Away for Parallel Optical Interconnection)

  • 김광오;최정열;노성원;임진업;최중호
    • 전자공학회논문지SC
    • /
    • 제37권6호
    • /
    • pp.25-34
    • /
    • 2000
  • 본 논문에서 범용의 CMOS 트랜지스터 공정을 사용하여 250-Mbps 10-채널 CMOS 광 수신기 어레이칩을 설계하였다. 이러한 광 수신기 어레이는 병렬 광 신호 전송 시스템의 성능을 결정하는 가장 중요한 블록이며 이를 CMOS 트랜지스터로 설계함으로써 낮은 단가의 시스템의 구현을 가능하게 하였다. 각 데이터 채널은 집적화 된 광 검출 소자 및 여러 단의 증폭기로 구성된 아날로그 프런트-엔드, D-FF (D-flip flop)과 칩 외부 구동기로 구성된 디지털 블록으로 구성되어 있다. 전체 칩은 광 수신기 어레이와 데이터의 동기식 복원을 위해 PLL (Phase-Lock Loop) 회로로 구성 되어있다. 설계한 광 수신기 어레이 칩은 0.65-㎛ 2-poly, 2-metal CMOS 공정을 사용하여 제작하였으며, 각 채널은 ±2.5V의 전원 전압에 대하여 330㎽의 소비 전력을 보였다.

  • PDF

1.25Gbps PON용 버스트 모드 광 수신기 (A Burst-mode Optical Receiver for 1.25Gbps PON)

  • 기현철
    • 한국인터넷방송통신학회논문지
    • /
    • 제13권5호
    • /
    • pp.49-54
    • /
    • 2013
  • 1.25Gbps PON(Passive Optical Network)용 버스트 모드 광 수신기를 설계하고 $0.8{\mu}m$ BiCMOS공정을 사용해 제작하였다. 지수함수 증폭기를 이용하여 AGC(Automatic Gain Control) 신호 생성 소요 시간을 단축시켜 버스트 앞부분의 데이터 손실을 최소화하였다. 측정결과 버스트 모드 광 수신기의 AGC 기능은 정상적으로 잘 동작하고 특성도 양호함을 확인하였다. 한편, 아이패턴의 아이는 열려있기는 하나 심한 파형 왜곡이 있고, 이로 인해 지터 특성 저하되고 있었다.

디지털 오디오 인터페이스용 개선된 20Mb/s CMOS 광수신기 (Improved 20Mb/s CMOS Optical Receiver for Digital Audio Interfaces)

  • 유재택;김길수
    • 대한전자공학회논문지SD
    • /
    • 제44권3호
    • /
    • pp.6-11
    • /
    • 2007
  • 본 논문에서는 고성능 디지털 오디오 인터페이스용 CMOS 광수신기의 면적 감소와 펄스폭 왜곡을 감소시키기 위한 2종의 CMOS 광수신기를 제안한다. 면적 감소와 펄스폭 왜곡 감소를 위한 2종의 제안하는 회로는 이중 출력을 생성하는 전치 증폭기 광수신기와 문턱 전압을 수렴하는 레벨 변환기 광수신기이다. 제안한 회로들의 성능을 검증하기 위해 $0.25{\mu}m$ CMOS 공정을 이용하여 칩이 제작되었으며, 측정 결과 이중 출력 전치 증폭기를 이용한 광수신기의 경우, $270\times120{\mu}m^2$ 유효 면적을 차지하고 ${\pm}3%$ 이내의 펄스폭 왜곡을 나타내며, 문턱 전압 수렴형 레벨 변환기를 이용한 광수신기의 경우 $410\times140{\mu}m^2$의 유효 면적을 차지하고 ${\pm}2%$ 이내의 펄스폭 왜곡을 나타내므로, 고성능 디지털 오디오 인터페이스용 광수신기의 면적과 펄스폭 왜곡을 효과적으로 감소시킬 수 있었다.

아날로그 어댑티브 이퀄라이저를 이용한 $120-dB{\Omega}$ 8-Gb/s CMOS 광 수신기 (A $120-dB{\Omega}$ 8-Gb/s CMOS Optical Receiver Using Analog Adaptive Equalizer)

  • 이동명;최부영;한정원;한건희;박성민
    • 대한전자공학회논문지SD
    • /
    • 제45권6호
    • /
    • pp.119-124
    • /
    • 2008
  • 트랜스임피던스 증폭기는 전체 광 수신기의 성능을 결정하는 가장 핵심적인 블록으로써 높은 트랜스임피던스 이득과 기가 비트급의 넓은 대역폭을 요구한다. 본 논문에서는 아날로그 어댑티브 이퀄라이저를 이용하여 트랜스임피던스 증폭기의 대역폭을 보상하고, 리미팅 증폭기를 이용하여 전체 트랜스임피던스 이득을 증가 시키는 단일 칩 광 수신기의 아날로그 회로를 제안한다. $0.13{\mu}m$ CMOS 공정을 이용하여 설계한 광 수신기는 포스트 레이아웃 시뮬레이션 결과, $120dB{\Omgea}$의 트랜스임피던스 이득과 5.88GHz의 대역폭을 갖는다. 수동 인덕터 소자를 사용하는 대신 네거티브 임피던스 컨버터 회로를 적용함으로써 $0.088mm^2$의 매우 작은 칩 사이즈를 갖는다.

Design Optimization of Hybrid-Integrated 20-Gb/s Optical Receivers

  • Jung, Hyun-Yong;Youn, Jin-Sung;Choi, Woo-Young
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제14권4호
    • /
    • pp.443-450
    • /
    • 2014
  • This paper presents a 20-Gb/s optical receiver circuit fabricated with standard 65-nm CMOS technology. Our receiver circuits are designed with consideration for parasitic inductance and capacitance due to bonding wires connecting the photodetector and the circuit realized separately. Such parasitic inductance and capacitance usually disturb the high-speed performance but, with careful circuit design, we achieve optimized wide and flat response. The receiver circuit is composed of a transimpedance amplifier (TIA) with a DC-balancing buffer, a post amplifier (PA), and an output buffer. The TIA is designed in the shunt-feedback configuration with inductive peaking. The PA is composed of a 6-stage differential amplifier having interleaved active feedback. The receiver circuit is mounted on a FR4 PCB and wire-bonded to an equivalent circuit that emulates a photodetector. The measured transimpedance gain and 3-dB bandwidth of our optical receiver circuit is 84 $dB{\Omega}$ and 12 GHz, respectively. 20-Gb/s $2^{31}-1$ electrical pseudo-random bit sequence data are successfully received with the bit-error rate less than $10^{-12}$. The receiver circuit has chip area of $0.5mm{\times}0.44mm$ and it consumes excluding the output buffer 84 mW with 1.2-V supply voltage.

1-Gb/s CMOS POF 응용 광수신기 설계 (Design of a 1-Gb/s CMOS Optical Receiver for POF Applications)

  • 이준협;이수영;장규복;유종근
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2012년도 추계학술대회
    • /
    • pp.241-244
    • /
    • 2012
  • 본 논문에서는 CMOS $0.35-{\mu}m$ 공정을 이용하여 Plastic Optical Fiber (POF) 응용분야에 적용할 수 있는 세 종류의 shunt-feedback 구조의 1-Gb/s 광 수신기를 설계하고 비교분석하였다. 기본적인 common-source transimpedance amplifier (CS-TIA), common-gate TIA (CG-TIA), 그리고 regulated-cascode TIA (RGC-TIA)를 최적화 설계하여 이득, 대역폭, 잡음특성 등을 비교분석 하였다. 시뮬레이션 테스트 결과 RGC-TIA가 CS-TIA, CG-TIA 보다 이득, 대역폭 측면에서 가장 좋은 성능을 보였으며, 잡음특성 측면에서는 CS-TIA가 가장 좋은 성능을 보였다. 각 광 수신기의 칩 사이즈는 bonding Pad를 포함하여 $0.35mm^2$이다.

  • PDF