• IEIE Transactions on Smart Processing and Computing
• /
• 제4권4호
• /
• pp.291-296
• /
• 2015

This paper describes the design of a high-speed comparator for high-speed automatic test equipment (ATE). The normal comparator block, which compares the detected signal from the device under test (DUT) to the reference signal from an internal digital-to-analog converter (DAC), is composed of a rail-to-rail first pre-amplifier, a hysteresis amplifier, and a third pre-amplifier and latch for high-speed operation. The proposed continuous comparator handles high-frequency signals up to 800MHz and a wide range of input signals (0~5V). Also, to compare the differences of both common signals and differential signals between two DUTs, the proposed differential mode comparator exploits one differential difference amplifier (DDA) as a pre-amplifier in the comparator, while a conventional differential comparator uses three op-amps as a pre-amplifier. The chip was implemented with $0.18{\mu}m$ Bipolar CMOS DEMOS (BCDMOS) technology, can compare signal differences of 5mV, and operates in a frequency range up to 800MHz. The chip area is $0.514mm^2$.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.436-439
• /
• 2011

본 논문은 클록 보정회로를 가진 1V 2.56-GS/s 6-bit flash analog-to-digital converter (ADC) 제안한다. 제안하는 ADC 구조에서 아날로그 블록은 단일 T/H와 2단의 프리앰프, 그리고 비교기를 사용된다. 2단의 프리앰프와 비교기의 출력에 옵셋의 크기를 줄이기 위하여 저항 평균화 기법을 적용하였다. 디지털 블록은 quasi-gray rom base 구조를 사용한다. 3입력 voting 회로로 flash ADC에서 발생하기 쉬운 bubble error를 제거하였으며, 고속 동작을 위해 단일 클록을 사용하는 TSPC F/F로 구현한다. 제안하는 flash ADC는 클록 듀티 비를 조절할 수 있는 클록 보정회로를 사용한다. 클록 보정 회로는 비교기 클록 듀티 비를 조절하여 리셋 시간과 evaluation 시간의 비율을 최적화함으로 dynamic 특성을 확보한다. 제안한 flash ADC는 1V 90nm의 CMOS 공정에서 설계되었다. Full power bandwidth인 1.2 GHz 입력에 대하여 ADC 성능을 시뮬레이션을 통해 확인하였다. 설계된 flash ADC의 면적과 전력소모는 각각 $800{\times}400\;{\mu}m^2$와 193.02mW 이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1996년도 하계학술대회 논문집 B
• /
• pp.1295-1297
• /
• 1996

CCITT G.721, G.723 standard ADPCM algorithm is implemented by using TI's fixed point DSP start kit (DSK). ADPCM can be implemented on a various rates, such as 16K, 24K, 32K and 40K. The ADPCM is sample based compression technique and its complexity is not so high as the other speech compression techniques such as CELP, VSELP and GSM, etc. ADPCM is widely applicable to most of the low cost speech compression application and they are tapeless answering machine, simultaneous voice and fax modem, digital phone, etc. TMS320C50 DSP is a low cost fixed point DSP chip and C50 DSK system has an AIC (analog interface chip) which operates as a single chip A/D and D/A converter with 14 bit resolution, C50 DSP chip with on-chip memory of 10K and RS232C interface module. ADPCM C code is compiled by TI C50 C-compiler and implemented on the DSK on-chip memory. Speech signal input is converted into 14 bit linear PCM data and encoded into ADPCM data and the data is sent to PC through RS232C. The ADPCM data on PC is received by the DSK through RS232C and then decoded to generate the 14 bit linear PCM data and converted into the speech signal. The DSK system has audio in/out jack and we can input and out the speech signal.

• 센서학회지
• /
• 제30권1호
• /
• pp.61-65
• /
• 2021

In this study, we propose a 2500 frame per second (fps) high-speed binary complementary metal oxide semiconductor (CMOS) image sensor using a gate/body-tied (GBT) p-channel metal oxide semiconductor field effect transistor-type high-speed photodetector. The GBT photodetector generates a photocurrent that is several hundred times larger than that of a conventional N+/P-substrate photodetector. By implementing an additional binary operation for the GBT photodetector with such high-sensitivity characteristics, a high-speed operation of approximately 2500 fps was confirmed through the output image. The circuit for binary operation was designed with a comparator and 1-bit memory. Therefore, the proposed binary CMOS image sensor does not require an additional analog-to-digital converter (ADC). The proposed 2500 fps high-speed operation binary CMOS image sensor was fabricated and measured using standard CMOS process.

• 한국양봉학회지
• /
• 제34권1호
• /
• pp.7-13
• /
• 2019

Vespid wasps (Vespa spp.) are the most noxious pests on apiculture, resulting in significant economic losses. Early monitoring and management are the first step to prevent the damages from vespid wasps. In this study, the acoustic signals from wasps and honey bees were measured by a microphone with a preamplifier and an analog-digital converter. In frequency analysis of the acoustic signals from wasps and honey bees, there were differences between the two species. While the fundamental frequency of the wasps was analyzed to be about 100 Hz with the strong harmonic frequencies, that of the honey bees was about 200~250 Hz. The 2nd harmonic signals from wasp were strongest while the fundamental ones from honey bees were. These different sound features generated by wasps or honey bees might be applied to develop the early monitoring system of the incursion of wasps to the apiary.

• 한국의류학회지
• /
• 제46권5호
• /
• pp.723-740
• /
• 2022

This study aimed to develop an Arduino-based garment pressure device (APD) on the basis of using Single-Tact sensor by suggesting the reliable clothing pressure range and coefficient of selected sensors through the APD calibration process. Once the APD was validated, the pressure of the experimental men's lower body compression wears was measured using the APD and was compared to the pressure measured using the existing air-pack type pressure meter. The subjects were one mannequin and eight men in their 20's, and the trial compression wears were calf sleeves and pants. Clothing pressures were measured in hip, mid-thigh, calf, and ankle. In terms of the 99% confidence level, the experimental clothing pressure measured at the designated measuring points using the APD was considered identical to the one measured using an existing clothing pressure meter. Therefore, on the basis of the experiment results, this study demonstrated that the APD is as reliable as the existing clothing pressure meter within the pressure ranges of 0.54-16.79 kPa and 0.18-25.47 kPa as provided by the SingleTact sensor supplier's data on the basis of using an external ADC (Analog to Digital Converter) module.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2021년도 춘계학술발표대회
• /
• pp.86-89
• /
• 2021

최근 에너지 하베스팅 기술이 발전하여 배터리 교체가 어려운 환경에서 동작하는 엣지 장치들에 많이 적용되고 있다. 하지만 해당 기술이 적용된 에너지 하베스팅 장치는 간헐적으로 동작하는 문제를 가진다. 이를 해결하기 위해 에너지 체커로 실시간 에너지 상태를 파악하고 에너지 상태에 따라 프로그램을 제어하는 JIT (Just-In-Time) 기반 모델이 많이 연구되고 있다. JIT 기반 모델에서 에너지 체커는 필수적이지만 상당한 에너지 오버헤드를 가지고 있다. 그렇기 때문에 본 논문에서는 에너지 체커의 에너지 오버헤드를 최소화하기 위해 저전력 에너지 체커 구현에 대한 실험을 진행했다. 내부 ADC (Analog-to-Digital Converter) 기반 에너지 체커, 내부 비교기 기반 에너지 체커, 그리고 외부 비교기 기반 에너지 체커 등 다양한 에너지 체커를 구현했고 각 에너지 체커에 대한 에너지 오버헤드를 측정 및 비교했다. 그 결과, 저전력 외부 비교기를 사용한 외부 비교기 기반 에너지 체커가 가장 작은 에너지 오버헤드를 가지는 것을 확인했다. 또한, ADC 의 측정 주기를 최적화하여 ADC 기반 에너지 체커의 에너지 오버헤드를 더욱 줄일 수 있는 가능성도 확인했다.

• 대한전자공학회논문지SD
• /
• 제46권4호
• /
• pp.1-9
• /
• 2009

본 논문에서는 디스플레이 시스템을 위한 소면적 12-bit 300MSPS의 D/A 변화기(DAC)를 제안한다. 최근 SoC(System-On-Chip) 경향에 맞는 소면적 DAC를 구현하기 위한 전체적인 구조는 6-MSB(Most Significant Bit) + 6-LSB(Least Significant Bit)의 full matrix 구조로 설계 하였다. 고해상도 동작에 요구되는 output impedance을 만족하는 monitoring bias 구조, 고속 동작 및 소면적 디지털 회로 구성을 위하여 logic과 latch 및 deglitching 역할을 동시에 할 수 있는 self-clocked switching logic을 각각 제안하였다. 설계된 DAC는 Samsung $0.13{\mu}m$ thick gate 1-poly 6-metal N-well CMOS 공정으로 제작되었다. 제작된 DAC의 측정결과 INL (Integrated Non Linearity) / DNL (Differential Non Linearity)은 ${\pm}3LSB$ / ${\pm}1LSB$ 이하로 나타났으며, 300MHz 샘플링 속도와 15MHz의 출력신호에서 SFDR은 약 70dB로 측정되었다. DAC의 유효면적은 $0.26mm^2$ ($510{\mu}m{\times}510{\mu}m$)로 기존의 DAC에 비하여 최대 40% 감소된 초소면적으로 구현되었으며, 최대 전력 소모는 100mW로 측정되었다.

• 전자공학회논문지
• /
• 제53권5호
• /
• pp.152-159
• /
• 2016

본 논문은 CMOS 자기센서(hall Sensor)의 오프셋 및 1/f 잡음 제거기술 기반 고선형 자기센서 신호처리장치를 제안한다. 제안하는 자기센서는 자계(magnetic Field)를 감지하여 자계의 변화량에 따른 홀 전압(hall Voltage)을 출력하는 홀 플레이트(hall Plate)와 홀 플레이트 출력 신호의 오프셋과 1/f 잡음 제거 및 디지털화를 위한 자기센서 신호처리시스템으로 구성된다. 자기센서 신호처리 시스템은 스피닝 전류 바이어싱(spinning current biasing)을 통해 자기신호로부터 오프셋과 1/f잡음 성분을 분리하고, 초퍼 및 증폭기를 통해 자기신호를 100 kHz 주파수 대역으로 변조한다. 60 kHz 차단주파수를 갖는 고역통과필터(highpass filter)를 사용하여 오프셋 및 1/f 잡음을 제거한뒤 ADC(analog to digital converter)를 통해 자기신호만을 디지털 변조한다. 증폭기 및 고역통과필터 출력은 자기신호 -53.9 dBm @ 100 kHz, 잡음성부은 -101.3 dBm @ 10 kHz이다. 최종적으로 ADC를 통과한 자기센서 출력은 -5.0 dBm @ 100 kHz이고, 오프셋 및 1/f 잡음은 -55.0 dBm @ 10 kHz이다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.83-89
• /
• 2006

본 논문에서는 무선통신용 송수신기에 집적화할 수 있도록 $0.35{\mu}m$ CMOS n-well 1-poly 4-metal 공정을 이용하여 3.3V의 전원 전압으로 동작하는 I/Q 채널 12비트 120MHz 전류구동 D/A 변환기를 설계하였다. 설계된 12비트 D/A 변환기는 4비트 온도계 디코더를 3단 구성하여 글리치 에너지와 선형오차 특성을 최소화하였다. 측정된 선형오차인 INL/DNL은 각각 ${\pm}1.5LSB$, ${\pm}1.3LSB$이며, 글리치 에너지는 31pV.s 로 측정되었고, 전력소모는 105mW이다. 샘플링 및 입력주파수가 각각 120MHz, 1MHz일 때, 싱글 톤 테스트에서 유효비트수는 10.5비트로 측정되었다. 듀얼 톤 테스트에서 1MHz/1.1MHz의 기저대역신호는 0.9MHz/1.2MHz의 영상신호 차이가 -63dB 나타나는 것으로 측정되었다.