• 제목/요약/키워드: 65nm

검색결과 692건 처리시간 0.027초

65nm CMOS 스위칭-증폭기를 이용한 60GHz 능동위상변화기 설계 (A 60GHz Active Phase Shifter with 65nm CMOS Switching-Amplifiers)

  • 최승호;이국주;최정환;김문일
    • 전기전자학회논문지
    • /
    • 제14권3호
    • /
    • pp.232-235
    • /
    • 2010
  • 기존의 수동 스위치를 사용한 스위치-라인 타입 위상변화기의 수동 스위치를 스위칭 증폭기로 대체한 60GHz CMOS 능동위상변화기를 소개하였다. 능동스위치 위상변화기는 능동스위치 블록과 수동 딜레이 네트워크 블록 구성되며, 기존의 vector-sum 위상변화기와 비교해 간단한 회로 구성이 가능하다. 능동스위치 블록은 On-Off state에 따라 다르게 요구되는 입출력 저항을 고려하여 설계하였고, 수동 딜레이 네트워크 블록은 회로의 크기를 최소화하기 위하여 일반적인 microstrip line 대신 lumped 인덕터와 커패시터를 사용하여 구성하였다. TSMC 65nm CMOS 공정을 이용하여 1-bit 위상변화기를 제작 및 측정하였으며, 그 결과 65GHz에서 평균 -4.0dB 의 삽입손실과 120도의 위상차를 얻었다.

고성능 루프내 필터를 위한 효율적인 SAO 하드웨어 설계 (Hardware Design of Efficient SAO for High Performance In-loop filters)

  • 박승용;류광기
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2017년도 추계학술대회
    • /
    • pp.543-545
    • /
    • 2017
  • 본 논문에서는 고성능 루프내 필터를 위한 SAO 하드웨어 구조 설계에 대해 기술한다. SAO는 루프내 필터 내부 모듈이며, 블록 단위 영상 압축 및 양자화 등에서 발생하는 정보의 손실을 보상하는 기술이다. 하지만, HEVC의 SAO는 픽셀 단위 연산을 수행하기 때문에 높은 연산 시간을 요구한다. 따라서 본 논문에서 제안하는 SAO 하드웨어 구조는 고속연산을 위해 $4{\times}4$ 블록 연산과 2단 파이프라인 구조를 기반으로 한다. SAO 연산을 위한 정보생성 및 offset 연산구조는 병렬구조로 설계하여 연산시간을 최소화 하였다. 제안하는 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC 칩 공정 130nm 및 65nm 셀 라이브러리로 합성을 진행하였다. 130nm에서 최대 동작 주파수는 476MHz이고, 전체 게이트 수는 163k이다. 65nm에서 최대 동작 주파수는 312.5MHz이고, 전체 게이트 수는 193.6k이다.

  • PDF

65-nm RFCMOS공정 기반 145 GHz 이미징 검출기 (A 145 GHz Imaging Detector Based on 65-nm RFCMOS Technology)

  • 윤대근;김남형;김동현;이재성
    • 한국전자파학회논문지
    • /
    • 제24권11호
    • /
    • pp.1027-1033
    • /
    • 2013
  • 본 논문에서는 고주파 이미징 시스템에 사용되는 D-band 이미징 검출기(imaging detector)를 65-nm CMOS 공정을 이용하여 설계 및 제작한 결과를 보인다. 검출기 회로 구조는 resistive self-mixing 원리에 기초를 두고 있다. 제작된 검출기는 145 GHz에서 400 V/W의 최대 반응도(responsivity)와 100 $pW/Hz^{1/2}$의 최소 NEP(Noise Equivalent Power)를 보였다. 제작된 회로의 크기는 측정용 패드와 밸룬을 포함하여 $400{\mu}m{\times}450{\mu}m$이며, 중심 회로의 크기는 $150{\mu}m{\times}100{\mu}m$이다.

65-nm CMOS 공정을 이용한 94 GHz 고이득 차동 저잡음 증폭기 설계 (Design of 94-GHz High-Gain Differential Low-Noise Amplifier Using 65-nm CMOS)

  • 서현우;박재현;김준성;김병성
    • 한국전자파학회논문지
    • /
    • 제29권5호
    • /
    • pp.393-396
    • /
    • 2018
  • 본 논문은 65-nm 저전력 CMOS 공정을 이용해 94 GHz 대역 저잡음 증폭기를 설계한 결과를 제시한다. 설계한 저잡음 증폭기는 4단 차동 공통소스 구조를 가지며, 트랜스포머를 사용해 각 단 및 입출력 임피던스 정합 회로를 구성했다. 제작한 저잡음 증폭기는 94 GHz에서 최대 전력 이득 25 dB을 보이며, 3-dB 대역폭은 5.5 GHz이다. 제작한 칩의 면적은 패드를 포함해 $0.3mm^2$이며, 1.2 V 공급 전원에서 46 mW의 전력을 소비한다.

65-nm CMOS 공정을 이용한 V-Band 차동 저잡음 증폭기 설계 (Design of V-Band Differential Low Noise Amplifier Using 65-nm CMOS)

  • 김동욱;서현우;김준성;김병성
    • 한국전자파학회논문지
    • /
    • 제28권10호
    • /
    • pp.832-835
    • /
    • 2017
  • 본 논문은 고속 무선 데이터 통신을 위한 V-band 차동 저잡음 증폭기를 65-nm CMOS 공정을 이용하여 설계한 결과를 제시한다. 설계한 저잡음 증폭기는 3단 공통소스 구조이며, MOS 커패시터를 이용한 커패시턴스 중화 기법을 적용하였고, 트랜스포머를 이용하여 각 단의 임피던스 정합을 구현하였다. 제작한 저잡음 증폭기는 63 GHz에서 최대 이득 23 dB을 보이며, 3 dB 대역폭은 6 GHz이다. 제작한 칩의 크기는 패드를 포함하여 $0.3mm^2$이며, 1.2 V 공급 전원에서 32 mW의 전력을 소비한다.

65 nm CMOS 공정을 이용한 77 GHz LNA 설계 (A Design of 77 GHz LNA Using 65 nm CMOS Process)

  • 김준영;김성균;;김병성
    • 한국전자파학회논문지
    • /
    • 제24권9호
    • /
    • pp.915-921
    • /
    • 2013
  • 본 논문에서는 65 nm RF CMOS 공정을 이용한 차량 레이더용 77 GHz 저 잡음 증폭기의 설계 방법론 및 측정 결과를 제시한다. 설계한 LNA는 3단 공통소스 증폭단 구조이며, 전송선을 사용하여 입출력 임피던스 정합을 구현하였다. 3차원 전자기 시뮬레이션 시간을 단축하기 위해 전송선 EM 라이브러리를 사전에 구축하여 정합회로를 설계하였으며, 측정을 통해 제안 방법론의 정확성을 확인하였다. 제작한 저 잡음 증폭기의 최대 이득은 77 GHz에서 10 dB, 입출력 반사 손실은 -10 dB 이하이다.

9.5/65/35 PLZT의 HYSTERESIS와 AGING현상에 관한 연구 (Properties on Hysteresis and Aging phenomenon of 9.5/65/35 PLZT)

  • 이호걸;김상연;송준태
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 1993년도 춘계학술대회 논문집
    • /
    • pp.88-91
    • /
    • 1993
  • In this study 9.5/65/35 PLZT was selected which has the excellent quadratic electro-optic property and slim-loop. It was fabricated by the methods of vacuum hot-pressing and sintering. The electrode of color filter was evaporated using the interdigital type masks. Hysteresis and transmission characteristics were measured. The coercive field and the nontransmited field were correlative. Aging effect was measured according to time at same temperature. Wavelengths of RGB were chosen 700[nm] for red, 545[nm] for green and 435[nm] for blue by the standard of the Commission Internationale del Eclaiage.

  • PDF

65nm CMOS 기술에서의 cascode기반 LNA 잡음지수 분석 (Noise analysis of cascode LNA with 65nm CMOS technology)

  • Jung, Youngho;Koo, Minsuk
    • 한국정보통신학회논문지
    • /
    • 제24권5호
    • /
    • pp.678-681
    • /
    • 2020
  • In this paper, we analyzed the noise figure of cascode low noise amplifier (LNA) based on the measured data of 65nm CMOS devices. By using the channel thermal noise model of transistors, we expanded noise figure equation and divided the equation into three parts to see its contributions to noise figure. We also varied design parameters such as bias point, transistor gate width, and operating frequency. Our results show that different noise sources dominate at the different operating frequencies. One can easily find the noise transition frequency with device models in ahead of the practical design. Therefore, this research provides a low noise design approach for different operating frequencies.

HDTV 응용을 위한 10비트 200MS/s 75.6mW $0.76mm^2$ 65nm CMOS 파이프라인 A/D 변환기 (A 10b 200MS/s 75.6mW $0.76mm^2$ 65nm CMOS Pipeline ADC for HDTV Applications)

  • 박범수;김영주;박승재;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제46권3호
    • /
    • pp.60-68
    • /
    • 2009
  • 본 논문에서는 HDTV와 같이 고해상도 및 고속의 동작을 동시에 요구하는 고화질 영상시스템 응용을 위한 10비트 200MS/s 65nm CMOS ADC를 제안한다. 제안하는 ADC는 고속 동작에서 저 전력 소면적 구현에 적합한 4단 파이프라인 구조를 기반으로 설계되었으며, 입력단 SHA 회로에서는 1.2V의 낮은 단일 전원 전압에서도 높은 입력 신호를 처리하기 위해 4개의 커패시터를 기반으로 설계하여 $1.4V_{p-p}$의 입력 신호를 ADC 내부 회로에서는 $1.0V_{p-p}$으로 낮추어 사용할 수 있도록 하였다. 또한 높은 전압이득을 갖는 증폭기를 필요로 하는 SHA와 MDAC1은 출력 임피던스가 감소하는 65nm CMOS 공정의 제약 사항을 극복하기 위해 통상적인 2단 증폭기 대신 3단 증폭기 구조를 기반으로 설계하였으며 200MS/s 높은 동작 속도를 고려하여 RNMC 및 multipath 주파수 보상기법을 추가하여 설계하였다. 전력 소모 최소화를 위해 스위치 기반의 바이어스 전력최소화 기법을 sub-ranging flash ADC에 적용하였고, 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 시스템 응용에 따라 선택적으로 사용할 수 있도록 하였다. 제안하는 시제품 ADC는 65nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.19LSB, 0.61LSB 수준을 보이며, 동적 성능으로는 150MS/s와 200MS/s의 동작 속도에서 각각 54.4dB, 52.4dB의 SNDR과 72.9dB 64.8dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.76mm^2$이며, 1.2V 전원 전압과 200MS/s의 동작 속도에서 75.6mW의 전력을 소모한다.