• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.44-53
• /
• 2008

본 논문에서는 휴대용 오디고 제품의 헤드폰 구동을 위한 델타-시그마 변조기법 기반의 D급 증폭기를 제안한다. 제안된 D급 증폭기는 고성능 단일 비트 4차 델타-시그마 변조기를 이용하여 펄스폭 변조 신호를 발생시킨다. 높은 신호 대 잡음비를 얻는 것과 동시에 시스템의 안정성 확보를 위하여 시뮬레이션을 통해 변조기 루프필터의 폴과 제로를 최적화하였다. 테스트 칩은 $0.18{\mu}m$ CMOS 공정으로 제작되었다. 칩 면적은 $1.6mm^2$ 이며, 20Hz 부터 20kHz까지의 신호대역을 대상으로 동작한다. 3V 전원전압과 32옴의 로드를 사용하여 측정된 출력은 0.03% 이하의 전고조파 왜율을 갖는다.

• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.62-68
• /
• 2010

본 논문에서는 주로 소면적 구현을 위하여 세그먼트 부분 정합 기법을 적용한 10비트 100MS/s DAC를 제안한다. 제안하는 DAC는 비교적 적은 수의 소자로도 요구되는 선형성을 유지하면서 고속으로 부하저항의 구동이 가능한 세그먼트 전류 구동방식 구조를 사용하였으며, 제안하는 세그먼트 부분 정합 기법을 적용하여 정합이 필요한 전류 셀들의 숫자와 크기를 줄였다. 또한, 전류 셀에는 작은 크기의 소자를 사용하면서도 높은 출력 임피던스를 얻을 수 있도록 이중-캐스코드 구조를 채용하였다. 시제품 DAC는 0.13um CMOS 공정으로 제작되었으며, 유효 면적의 크기는 $0.13mm^2$이다. 시제품 측정 결과, 3.3V의 전원전압과 $1V_{p-p}$의 단일 출력 범위 조건에서 $50{\Omega}$의 부하저항을 구동할 때 DNL 및 INL은 각각 -0.73LSB, -0.76LSB 수준이며, SFDR은 100MS/s의 동작 속도에서 최대 58.6dB이다.

• 대한전자공학회논문지SD
• /
• 제48권5호
• /
• pp.25-33
• /
• 2011

본 논문에서는 CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 0.13um CMOS 3단 파이프라인 ADC를 제안한다. 통상 CIS에 사용되는 아날로그 회로에서는 수용 가능한 조도 범위를 충분히 확보하기 위해 높은 전원전압을 사용하여 넓은 범위의 아날로그 신호를 처리한다. 그 반면, 디지털 회로에서는 전력 효율성을 위해 낮은 전원전압을 사용하므로 제안하는 ADC는 해당 전원전압들을 모두 사용하여 넓은 범위의 아날로그 신호를 낮은 전압 기반의 디지털 데이터로 변환하도록 설계하였다. 또한 2개의 잔류 증폭기에 적용한 증폭기 공유기법은 각 단의 증폭동작에 따라 전류를 조절함으로써 증폭기의 성능을 최적화 하여 전력 효율을 더욱 향상시켰다. 동일한 구조를 가진 3개의 FLASH ADC에서는 인터폴레이션 기법을 통해 비교기의 입력 단 개수를 절반으로 줄였으며, 프리앰프를 제거하여 래치만으로 비교기를 구성하였다. 또한 래치에 입력 단과 출력 단을 분리하는 풀-다운 스위치를 사용하여 킥-백 잡음으로 인한 문제를 최소화하였다. 기준전류 및 전압회로에서는 온-칩 저 전력 전압구동회로만으로 요구되는 정착시간 성능을 확보하였으며, 디지털 교정회로에는 신호특성에 따른 두 종류의 레벨-쉬프트 회로를 두어 낮은 전압의 디지털 데이터가 출력되도록 설계하였다. 제안하는 시제품 ADC는 0.35um thick-gate-oxide 트랜지스터를 지원하는 0.13um CMOS로 제작되었으며, 측정된 DNL 및 INL은 10비트에서 각각 최대 0.42LSB, 1.19LSB 수준을 보이며, 동적 성능은 50MS/s 동작속도에서 55.4dB의 SNDR과 68.7dB의 SFDR을 보인다. 시제품 ADC의 칩 면적은 0.53$mm^2$이며, 2.0V의 아날로그 전압, 2.8V 및 1.2V 등 두 종류의 디지털 전원전압에서 총 15.6mW의 전력을 소모한다.

• 한국산학기술학회논문지
• /
• 제12권6호
• /
• pp.2747-2753
• /
• 2011

본 논문에서는, 휴대폰 플래시용 전원을 위한 PWM 전류모드 DC-DC 부스트 컨버터를 제안 하였다. 제안하는 DC-DC 부스터 컨버터는 5 Mhz의 스위칭 주파수로 구동되며, 인덕터와 커패시터의 실장면적을 줄여 휴대전화 소형화에 적합하도록 하였다. 전류모드 DC-DC 부스트 컨버터는 인덕터, 출력 커패시터, MOS 트랜지스터, 귀환저항 등으로 이루어지는 파워단 부분과 펄스폭 변조기, 오실레이터, 에러증폭기 등으로 이루어지는 제어부 블록으로 구성된다. 제안하는 회로는 $0.5\;{\mu}m$ 1-poly 2-metal CMOS 공정으로 설계 및 검증 하였다. 설계된 회로는 모의실험결과 듀티비가 0.15일 때 3.7 V 입력 전압 조건에서 출력 전압이 4.26 V가 나타났고, 출력 전류는 100 mA로 기존의 25 ~ 50 mA 보다 큰 출력을 얻었다. 본 논문의 DC-DC 컨버터는 휴대폰의 카메라 플래시를 고효율로 구동시키며 휴대전화의 소형화에도 기여 할 수 있을 것으로 사료된다.

• 센서학회지
• /
• 제8권6호
• /
• pp.427-433
• /
• 1999

본 논문은 페라이트 코어, 여자코일과 픽업코일로 구성된 1축 fluxgate 마그네틱 센서를 제안하였다. 본 마그네토미터는 검출소자, 여자코일을 위한 드라이브 회로, 픽업코일 출력으로부터 DC 자장에 비례한 제 2고조파 성분검출을 위한 신호처리 회로로 구성하여 회로를 설계하고 제작하였다. 코어는 82회의 여자코일을 통해 구형파전압으로 여자하였다. 픽업 코일(150 회)의 제 2고조파 출력은 FFT 스펙트럼 분석기로 측정하였으며, 그 결과를 제 2 고조파 성분 검출을 위한 PSD(phase sensitive detector)단의 출력과 비교하였다. 감도는 구동주파수 2 (kHz)에서 약 50 [V/T]의 결과를 얻었으며, fluxgate 마그네틱 센서의 비선형계수는 약 2.0% 정도였다.

• 대한전자공학회논문지SD
• /
• 제41권1호
• /
• pp.53-60
• /
• 2004

본 논문에서는 샘플링 주파수보다 더 높은 입력 대역폭을 얻기 위해서 개선된 부트스트래핑 기법을 적용한 l0b 150 MSample/s A/D를 제안한다. 제안하는 ADC는 다단 파이프라인 구조를 사용하였고, MDAC의 캐패시터 수를 $50\%$로 줄이는 병합 캐패시터 스위칭 기법을 적용하였으며, 저항 및 캐패시턴스의 부하를 고속에서 구동할 수 있는 기준 전류/전압 발생기와 고속 측정이 용이한 decimator를 온-칩으로 구현하였다. 제안하는 ADC 시제품은 0.18 um IP6M CMOS 공정을 이용하여 설계 및 제작되었고, 시제품 ADC의 측정된 DNL과 INL은 각각 $-0.56{\~}+0.69$ LSB, $-1.50{\~}+0.68$ LSB 수준을 보여준다. 또한, 시제품 측정결과 150 MSample/s 샘플링 주파수에서 52 dB의 SNDR을 얻을 수 있었고, 입/출력단의 패드를 제외한 시제품 칩 면적은 2.2 mm2 (= 1.4 mm ${\times}$ 1.6 mm)이며, 최대 동작 주파수인 150 MHz에서 측정된 전력 소모는 123 mW이다.

• 한국정보통신학회논문지
• /
• 제13권8호
• /
• pp.1491-1496
• /
• 2009

본 논문에서는 비상 디젤 엔진 발전기 제어 및 모니터링을 위해 제안된 디지털 기반의 입/출력 인터페이스 회로를 소매한다. 비상 발전기의 동작 상태를 모니터링 하고 제어하기 위해 제어 및 감시 회로는 5개의 아날로그 입력 채널과 2개의 픽업(Pick-up)코일 계측 회로, 브로컨 와이어(Broken Wire) 감지 기능을 가지는 10개의 디지털 입력 채널 및 7개의 릴레이 제어 신호 출력 채널이 요구된다. 본 연구에서는 아날로그 입력 단에 간단한 필터 회로와 포토커플러, 비교기 회로를 이용하여 입력 신호에 대한 신호처리를 수행하였으며, 중요한 릴레이 출력 신호들은 이중으로 단속될 수 있도록 설계하여 오동작을 철저히 방지하였다. 그리고 픽업코일 신호를 디지털 처리하는 회로를 적용하여 속도 신호 입력의 정확성을 향상 시켰다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.547-550
• /
• 2009

본 논문에서는 선박용 비상 디젤 엔진 발전기 제어 및 모니터링을 위해 제안된 디지털 기반의 입/출력 인터페이스 회로를 소개한다. 선박용 비상 발전기의 동작 상태를 모니터링 하고 제어하기 위해 제어 및 감시 회로는 5개의 아날로그 입력 채널과 2개의 픽업(Pick-up) 코일 계측 회로, 브로컨 와이어(Broken Wire) 감지 기능을 가지는 10개의 디지털 입력 채널 및 7개의 릴레이 제어 신호 출력 채널이 요구된다. 본 연구에서는 아날로그 입력 단에 간단한 필터 회로와 포토커플러, 비교기 회로를 이용하여 입력신호에 대한 신호처리를 수행하였으며, 중요한 릴레이 출력 신호들은 이중으로 단속될 수 있도록 설계하여 오동작을 철저히 방지하였다. 그리고 픽업코일 신호를 디지털 처리하는 회로를 적용하여 속도 신호 입력의 정확성을 향상 시켰다.

• 전력전자학회논문지
• /
• 제8권6호
• /
• pp.478-487
• /
• 2003

본 논문에서는 고압 대용량 전동기 구동용 멀티레벨 인버터의 종류 및 특징을 간략히 살펴보고, 특히 입출력 전력품질이 우수하고 전압별 시리즈화가 용이한 H-브릿지 멀티레벨 인버터의 구조적 특징 및 장점을 기술하였다. 연구 개발된 3,300V lMVA 용량의 Cascaded H-브릿지 멀티레벨 인버터의 구체적인 전력회로 구조 및 설계방법, 제어기 구성 그리고 PWM 기법을 제시하였다. 또한, 실용량의 시험을 통해 H-브릿지 멀티레벨 인버터는 출력 전압 Step이 여러 단계이고 dv/dt가 적으며 입력단 THD를 크게 낮출 수 있어 성능 면에서도 여타 방식보다 우수함을 입증하였다. 또한 생산적인 측면에서도 저압 소자를 사용하여 설계하므로 기존의 생산/시험 기술과 설비를 이용할 수 있어 매우 경제적이며 Power Cell 단위 결합 구조이므로 신뢰성 측면이나 보수/유지 측면에서도 유리하다는 결론을 얻었다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.83-89
• /
• 2006

본 논문에서는 무선통신용 송수신기에 집적화할 수 있도록 $0.35{\mu}m$ CMOS n-well 1-poly 4-metal 공정을 이용하여 3.3V의 전원 전압으로 동작하는 I/Q 채널 12비트 120MHz 전류구동 D/A 변환기를 설계하였다. 설계된 12비트 D/A 변환기는 4비트 온도계 디코더를 3단 구성하여 글리치 에너지와 선형오차 특성을 최소화하였다. 측정된 선형오차인 INL/DNL은 각각 ${\pm}1.5LSB$, ${\pm}1.3LSB$이며, 글리치 에너지는 31pV.s 로 측정되었고, 전력소모는 105mW이다. 샘플링 및 입력주파수가 각각 120MHz, 1MHz일 때, 싱글 톤 테스트에서 유효비트수는 10.5비트로 측정되었다. 듀얼 톤 테스트에서 1MHz/1.1MHz의 기저대역신호는 0.9MHz/1.2MHz의 영상신호 차이가 -63dB 나타나는 것으로 측정되었다.