• Journal of Advanced Marine Engineering and Technology
• /
• 제37권4호
• /
• pp.351-357
• /
• 2013

플립칩 패키징에서 언더필 공정은 칩과 기판 사이를 에폭시로 채워서 본딩하는 공정으로 제품의 신뢰성 향상을 위해 수행되어 진다. 이 언더필 공정은 모세관 현상에 의해서 이루어지는데 유체의 계면과 범프의 배열이 계면 운동에 미치는 영향으로 인하여 공정 중 예기치 않은 공기층을 형성하게 된다. 본 연구에서는 모세관 언더필 유동에서 나타나는 비정상 계면 유동을 가시화하여 범프 배열에 따른 레이싱 효과와 계면의 병합 현상에 대하여 고찰하였다. 그 결과, 플립칩 내부의 범프가 고밀도일수록 유체의 흐름방향과 수직방향의 유동이 더욱 활발하게 진행되어 더 많은 공기층이 형성되었으며, 엇갈린 배열일 경우 직각 배열에 비해 이러한 현상이 더 지배적으로 나타난다.

• 마이크로전자및패키징학회지
• /
• 제15권3호
• /
• pp.9-17
• /
• 2008

전기도금법으로 Cu 머쉬룸 범프를 형성하고 Sn 기판 패드에 플립칩 본딩하여 Cu 머쉬룸 범프 접속부를 형성하였으며, 이의 접속저항을 Sn planar 범프 접속부와 비교하였다. $19.1\sim95.2$ MPa 범위의 본딩응력으로 형성한 Cu머쉬룸 범프 접속부는 $15m\Omega$/bump의 평균 접속저항을 나타내었다. Cu머쉬룸 범프 접속부는 Sn planar범프 접속부에 비해 더 우수한 접속저항 특성을 나타내었다. 캡 표면에 $1{\sim}w4{\mu}m$ 두께의 Sn 코팅층을 전기도금한 Cu 머쉬룸 범프 접속부의 접속저항은 Sn 코팅층의 두께에 무관하였으나 캡 표면의 Sn코팅층을 리플로우 처리한 Cu머쉬룸 범프 접속부에서는 접속저항이 Sn 코팅층의 두께와 리플로우 시간에 크게 의존하였다.

• 한국통신학회논문지
• /
• 제35권4A호
• /
• pp.408-416
• /
• 2010

플립 칩(Flip-Chip) 본딩을 적용하는 광 송신용 모듈에서 구동 IC(Driver IC)와 VCSEL(Vertical Cavity Surface Emitting Laser) 사이의 전송선에서 반사특성을 개선시키기 위한 덤벨 형태의 CPW 전송선 구조를 제안하였다. 제안된 구조는 반사특성을 개선시키기 위하여 기판 측면의 플립 칩 본딩 구조에 그라운드 더미 솔더 볼을 이용하여 CPW 전송선 구조를 유지하였고, 덤벨 형태의 CPW 전송선으로 설계하여 반사특성을 개선시켰다. 시뮬레이션 결과, 덤벨형태의 CPW 전송선의 반사 특성이 일반적인 CPW 전송선보다 13 dB 정도 우수한 것으로 나타났으며, CPW 전송선의 형태를 유지시키는 더미 그라운드 솔더 볼이 있을 때 4 dB 정도 반사특성이 개선되었다. 구동 IC 와 VCSEL의 임피던스 변화에 기인하는 전송선의 입출력 임피던스의 변화에 따른 반사특성의 변화율은 ${\pm}2.5\;dB$ 정도로 나타났다.

• 마이크로전자및패키징학회지
• /
• 제13권4호
• /
• pp.37-43
• /
• 2006

플립칩 공정에 Sn 범프를 적용하기 위해 도금전류밀도와 전류모드에 따른 Sn 도금막의 표면 거칠기와 경도를 측정하였다. 전류밀도 $5{\sim}50\;ma/cm^{2}$에서 전기도금한 Sn 도금막은 $2.0{\sim}2.4{\mu}m$의 표면 거칠기를 나타내었으며, 직류모드보다 펄스모드로 형성한 Sn 도금막에서 표면 거칠기가 감소하였다 할로겐 램프를 사용하여 $300^{\circ}C$에서 3초간 유지하는 표면 열처리에 의해 Sn 도금의 표면 거칠기가 $1\;{\mu}m$ 정도로 현저히 저하되었다. 전류밀도 $5{\sim}50mA/cm^{2}$에서 전기도금한 Sn 도금막은 10 Hv의 경도를 나타내었다. Sn 범프들을 이용하여 플립칩 본딩한 시편들은 $33{\sim}17m{\Omega}$의 낮은 접속저항을 나타내었다.

• 마이크로전자및패키징학회지
• /
• 제16권3호
• /
• pp.67-73
• /
• 2009

Cu pillar 범프를 사용한 플립칩 접속부는 솔더범프 접속부에 비해 칩과 기판사이의 거리를 감소시키지 않으면서 미세피치 접속이 가능하기 때문에, 특히 기생 캐패시턴스를 억제하기 위해 칩과 기판사이의 큰 거리가 요구되는 RF 패키지에서 유용한 칩 접속공정이다. 본 논문에서는 칩에는 Cu pillar 범프, 기판에는 Sn 범프를 전기도금하고 이들을 플립칩 본딩하여 Cu pillar 범프 접속부를 형성 한 후, Sn 전기도금 범프의 높이에 따른 Cu pillar 범프 접속부의 접속저항과 칩 전단하중을 측정하였다. 전기도금한 Sn 범프의 높이를 5 ${\mu}m$에서 30 ${\mu}m$로 증가시킴에 따라 Cu pillar 범프 접속부의 접속저항이 31.7 $m{\Omega}$에서 13.8 $m{\Omega}$로 향상되었으며, 칩 전단하중이 3.8N에서 6.8N으로 증가하였다. 반면에 접속부의 종횡비는 1.3에서 0.9로 저하하였으며, 접속부의 종횡비, 접속저항 및 칩 전단하중의 변화거동으로부터 Sn 전기도금 범프의 최적 높이는 20 ${\mu}m$로 판단되었다.

• 마이크로전자및패키징학회지
• /
• 제21권2호
• /
• pp.65-70
• /
• 2014

박형 package-on-package의 상부 패키지에 대하여 PCB 기판, 칩본딩 및 에폭시 몰딩과 같은 공정단계 진행에 따른 warpage 특성을 분석하였다. $100{\mu}m$ 두께의 박형 PCB 기판 자체에서 $136{\sim}214{\mu}m$ 범위의 warpage가 발생하였다. 이와 같은 PCB 기판에 $40{\mu}m$ 두께의 박형 Si 칩을 die attach film을 사용하여 실장한 시편은 PCB 기판의 warpage와 유사한 $89{\sim}194{\mu}m$의 warpage를 나타내었으나, 플립칩 공정으로 Si 칩을 PCB 기판에 실장한 시편은 PCB 기판과 큰 차이를 보이는 $-199{\sim}691{\mu}m$의 warpage를 나타내었다. 에폭시 몰딩한 패키지의 경우에는 DAF 실장한 시편은 $-79{\sim}202{\mu}m$, 플립칩 실장한 시편은 $-117{\sim}159{\mu}m$의 warpage를 나타내었다.

• 전자공학회논문지
• /
• 제50권4호
• /
• pp.203-211
• /
• 2013

태그 안테나를 설계할 때에는 태그 칩이 패드(pad)에 마운트(mount)된 상태에서 구한 칩 임피던스(chip impedance)와 읽기 전력감도(read power sensitivity) 값이 필요하다. 하지만 칩 임피던스 값은 태그 설계와 제조공정에 따라 그 값이 달라지기 때문에 칩 제조회사들이 이 자료를 제공하지 못하고, 단지 참고할 수 있는 근사값을 만을 제고하고 있다. 본 연구는 간단한 보조기구들과 RF 측정장비들을 가지고 마운트된 칩의 임피던스와 읽기 전력감도를 산출할 수 있는 방법을 제시한다. 본 연구는 마운틴된 칩의 단자에서 직접 측정하는 것이 불가능하기 때문에 보조 픽스쳐(fixture)들이 사용되었으며, 보조 픽스쳐에서 발생되는 전기력 특성들은 등가회로 모델과 디임베드(de-embed) 기법을 사용하여 제거함으로써 칩 임피던스와 읽기 전력감도 값을 산출하였다. 값을 알고 있는 커패시터와 저항 칩을 가지고 제안된 디임베드 방법의 타당성과 정확도를 검증하였으며, 상업용 태그 칩을 대상으로 한 심험에서도 제안된 방법의 타당성을 재확인 할 수 있다.

• 한국표면공학회지
• /
• 제28권2호
• /
• pp.67-76
• /
• 1995

The microstructure of 95wt.%Pb/5wt.%Sn and 63wt.%Sn/37wt.%Pb solders for flip chip bonding process has been characterized. Solders were deposited by thermal evaporation and reflowed in the conventional furnace or by rapid thermal annealing(RTA) process. As-deposited films show columnar structure. The microstructure of furnace cooled 63Sn/37Pb solder shows typical lamellar form, but that of RTA treated solder has the structure showing an uniform dispersion of Pb-rich phase in Sn matrix. The grain size of 95Pb/5Sn solder reflowed in the furnace is about $5\mu\textrm{m}$, but the grain size of RTA treated solder is too small to be observed. The microstructure in 63Sn/37Pb solder bump shows the segregation of Pb phase in the Sn rich matrix regardless of reflowing method. The 63Sn/37Pb solder bump formed by RTA process shows more uniform microstructure. These result are related to the heat dissipation in the solder bump.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2017년도 추계학술대회
• /
• pp.144-145
• /
• 2017

최근 전자 기기의 크기가 줄어들고 PCB의 사이즈와 반도체 패키지의 크기가 소형화되어 플립 칩 본딩(Flip chip bonding) 기술을 적용한 반도체 패키지 방식이 점점 늘어나고 있다. 이에 따라 PCB와 반도체 칩 사이를 연결하기 위해 응용되던 BGA(Ball Grid Array)에 핀 배열 대신 사용되는 범프(Bump)를 50um 이내의 초미세 범프로 만들어 일정한 배열을 유지하는 것이 중요하다. 또한 초미세 범프의 모양과 품질이 패키지 수율과 밀접하게 연관되기 때문에 이를 검사할 수 있는 기술이 필수적이다. 이에 본 논문은 초미세 범프측정을 할 수 있는 시스템 개발을 위한 측정 대상의 특징과 사용할 수 있는 광학계를 분석하였고, 획득된 영상을 가지고 딥러닝을 적용하여 정확하게 불량여부를 판별할 수 있는 초미세 범프 측정 시스템을 고안하였다.

• 마이크로전자및패키징학회지
• /
• 제17권2호
• /
• pp.55-61
• /
• 2010

탄탈륨실리사이드 히터가 내장된 소자를 Ag 페이스트와 Au SBB(Stud Bump Bonding)를 이용하여 Au가 코팅 된 기판에 각각 접합 하였다. 전단 테스트와 전류를 흐르면서 열 성능을 측정하였다. Au 스터드 범프 본딩의 최적 플립칩 접합조건은 전단 후 파괴면 관찰하여 설정하였으며, 기판 온도를 $350^{\circ}C$, 소자 온도를 $250^{\circ}C$에서 하중을 300 g/bump 로 하여 접합하는 경우가 최적 조건이였다. 히터에 5 W 인가시 소자의 온도는 Ag 페이스트를 이용한 접합의 경우 최대 온도는 약 $50^{\circ}C$이었으며, Au 금속층을 갖고 있는 실리콘 기판에 Au 스터드 본딩으로 접합된 인 경우 약 $64^{\circ}C$를 나타내었다. 기판과의 접촉면적이 와이어본딩과 Au 스터드 범프 본딩 가 약 300배가 차이가 나는 경우 약 $14^{\circ}C$ 차이를 나타내었고, 전사모사를 통하여 접합면의 접촉저항이 중요한 이유임을 알 수 있었다.