• 정보과학회지
• /
• 제30권7호
• /
• pp.62-67
• /
• 2012

• 대한전자공학회논문지SP
• /
• 제42권1호
• /
• pp.95-100
• /
• 2005

본 논문에서는 멀티미디어 프로세서의 전력 소모를 효과적으로 줄이기 위한 DVS 기법을 제안하였다. 전력 절감율의 유효 범위는 멀티미디어 프로세서의 프레임 기반 연산량이 가우시안 분포로 가정하여 해설적으로 유도되었다. 이러한 해석식은 연산량의 평균과 표준편파에 관하여 표현된다. 제안한 DVS 기법의 전력 절감을 실험을 통해 확인하기 위하여 MPEG-2 비디오 디코더 알고리즘과 MPEG-2 AAC 인코더 알고리즘을 ARM9 프로세서에서 수행하였다. 다양한 MPEG-2 비디오 및 오디오 파일들을 이용한 실험 결과, 50～30% 정도의 전력 절감을 얻었고, 이는 해석적으로 유도된 결과와 거의 일치함을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제44권6호
• /
• pp.1-8
• /
• 2007

한정된 배터리 전원을 사용하는 무선 센서 네트워크에서 노드의 수명유지를 위해 전력 소모량은 매우 중요한 문제이다. 전력소모를 줄이기 위해 저전력 RF 통신을 사용함으로써 무선 센서 네트워크의 에러 발생률이 증가하게 된다. 본 논문에서는 무선 센서 네트워크의 오류 정정 부호 사용과 그에 따른 전력 소모량을 분석하였다. 오류 정정 부호는 변 복조 과정에서 소모되는 저려 소모가 있지만, 부호화 이득을 통해 전송 에너지를 절약할 수 있다. 센서 노드의 특성상 전송 에너지는 프로세서의 계사에 소모되는 에너지보다 큰 비중을 차지하고 있다. 본 논문에서는 낮은 전송 전력으로 전송한 데이터를 짧은 구속장의 Viterbi 알고리즘을 적용하여 오류 정정을 할 경우 단순한 ARQ(Auto Repeat Request) 방식을 사용할 경우보다 최대 20%의 재전송 횟수의 감소와 18%의 전력 소모의 감소를 분석하였다.

• 한국정보통신학회논문지
• /
• 제10권1호
• /
• pp.148-155
• /
• 2006

멀티미디어를 주요 처리 대상으로 하는 포터블 임베디드 시스템은 데이터에 대한 빈번한 메모리 접근으로 인하여 처리 속도가 저하되는 문제점에 직면하고 있으며, 이를 해결하기 위하여 임베디드 프로세서 설계 과정에서 데이터 선인출 기법을 채택하고 있다. 이 논문에서는 임베디드 시스템의 주요 성능 척도인 전력 소모 측면에서 데이터선인출이 시스템의 성능에 미치는 영향을 분석하였다. 이를 위하여 데이터 선인출 기법이 추가된 메모리 시스템의 전력 분석 모델을 제안하고, 응용 프로그램 수행에 소모되는 전력을 모의 측정하였다. 실험 결과, 데이터 선인출은 응용 프로그램의 처리 시간을 단축하는 반면 전력 소모를 크게 증가시키는 것을 확인하였다. 더불어 데이터 선인출을 채용한 임베디드 시스템에 대하여 처리 속도와 전력 소모를 함께 고려하는 성능 분석 모델을 제안하였다.

• 한국콘텐츠학회논문지
• /
• 제12권5호
• /
• pp.22-31
• /
• 2012

스마트폰은 일반 휴대폰의 기능에 컴퓨터 기능을 추가한 지능형 단말기로 사용자의 요구를 수행하기 위해 처리능력이 뛰어난 프로세서와 다양한 통신모듈(DMB, Wi-Fi, 블루투스, NFC 등)을 내장하고 있다. 하지만, 제한되어 있는 배터리 전력을 프로세서와 내장된 통신모듈이 지속적으로 사용하게 된다면 배터리의 수명은 비례하여 줄어들게 된다. 따라서 시스템 실행 및 통신모듈 디바이스별 전력소모량 관리는 연구분야에서 중요한 이슈 중 하나이다. 본 논문에서는 스마트폰 환경에서 배터리 절감을 위하여 에너지소모량, 전송시간을 고려하여 통신모듈을 자동 제어하는 기법을 제안한다. 본 시스템은 통신모듈을 자동선택하는 기능 뿐만 아니라 휴면모드 시 에너지 소모가 큰 블루투스를 제어함으로 효과적인 에너지관리와 사용자 편의성을 높이는 결과를 얻을 수 있었다. 실험 결과 20%의 에너지 절감효과를 얻을 수 있었다.

• 정보와 통신
• /
• 제25권12호
• /
• pp.33-40
• /
• 2008

멀티코어 프로세서의 등장과 다량의 그래픽 연산을 필요로 하는 모바일 어플리케이션의 등장으로 광대역의 메모리시스템과 이의 저전력 구현의 중요성이 더해지고 있다. 본고에서는 메모리 시스템 인터페이스의 고속 저전력 설계와 측정 기술 개발의 최근 동향에 대해 기술한다. 500GB/s이상의 SoC메모리 대역폭을 실현하기 위해 필요한 기술들과 ${\sim}$mW/Gb/s의 전력 소모를 갖는 저전력 고속 IO설계 방법 등을 소개한다.

• 대한전자공학회논문지SD
• /
• 제39권4호
• /
• pp.72-83
• /
• 2002

본 논문에서는 공급 전압을 순수하게 소프트웨어적으로 제어함으로서, 하드웨어 구현이 간단하고 전력 소모를 효과적으로 줄이며 복잡한 인터페이스 회로가 필요 없는 새로운 저전력 VLSI 시스템 아키텍처를 제안하였다. 제안된 아키텍처는 클록 주파수-공급 전압 특성을 순수하게 소프트웨어적으로만 모델링하고, 시스템상의 여러 칩들에 대해서 각각 독립적으로 공급 전압을 제어하고, 주 클록 주파수 f/sub CLK/의 1/n인 f/sub CLK/, f/sub CLK/2, f/sub CLK/3...만을 클록 주파수로 허용하였다. 또한, 제안된 저전력 VLSI 시스템 아키텍처의 프로토타입 시스템을 제작하고 전력 소모를 측정하였다. 프로토타입 시스템은 기존의 상용 마이크로프로세서 평가 보드를 약간 수정하여 레벨 쉬프터와 전안 스위치와 같은 간단한 개별 소자만을 덧붙여서 제작되었으며, 0.58W이던 전력 소모가 0.12W로 감소함을 확인할 수 있었다.

• 전자통신동향분석
• /
• 제24권6호
• /
• pp.94-98
• /
• 2009

최근 모바일 멀티미디어 기기들의 사용이 증가하면서 고성능 멀티미디어 프로세서에 대한 필요성이 높아지고 있는 추세이다. DSP 기반의 시스템은 범용성에 기인하여 다양한 응용 분야에서 사용될 수 있으나 주문형반도체 보다 높은 가격과 전력소모 그리고 낮은 성능을 가진다. ASIP는 주문형반도체의 저비용, 저전력, 고성능과 범용 프로세서의 유연성이 결합된 새로운 형태의 프로세서로서, 단일 칩 상에 H.264, VC-1, AVS, MPEG 등과 같은 다양한 멀티미디어 비디오 표준 및 OFDM과 같은 통신 시스템을 지원하고 또한 고성능의 처리율과 계산량을 요구하는 차세대 비디오 표준의 구현을 위한 효과적인 해결책으로 주목되고 있다. 본 기술 문서에서는 ASIP의 특징과 애플리케이션의 가속 방법, ASIP을 위한 컴파일러 설계 및 응용에 관하여 기술한다.

• 정보처리학회논문지A
• /
• 제11A권7호
• /
• pp.489-498
• /
• 2004

VLIW 프로세서는 간단한 하드웨어 구조로 인해 저전력 및 고성능을 제공하여 임베디드 시스템에 매우 적합한 프로세서 구조로 인식되고 있다. 그러나 VLIW 프로세서는 동시에 수행 가능한 명령어들의 집합인 명령어 패킷 길이가 일정하지 않기 때문에 메모리 접근 지연 시간이 늘어나는 문제점을 안고 있다. 이는 가변 길이의 명령어 패킷으로 인해 일부 명령어 패킷이 두개의 캐쉬 블록에 걸쳐 있게 되고(스트래들 명령어 패킷), 이러한 명령어 패킷을 읽어 오기 위해 두 번의 캐쉬 접근이 요구되기 때문이다. 본 논문에서는 명령어 인출 대역폭을 높여줄 뿐만 아니라 명령어 캐쉬의 전력 소모를 낮춰주는 확장 버퍼 캐쉬를 제안한다. 확장 버퍼 캐쉬는 메인 캐쉬와 함께 스트래들 명령어 패킷의 일부를 저장하기 위한 소량의 확장 버퍼 캐쉬를 갖고 있으며 스트래들 명령어 패킷으로 인해 추가적으로 발생하는 캐쉬 접근을 줄여준다. 실험 결과 스트래들 명령어 패킷으로 인한 캐쉬 접근을 줄여 줌으로써 확장 버퍼 캐쉬는 기존 명령어 캐쉬에 비해 약 $5{\~}9{\%}$의 성능 전력${\cdot}$비용 향상을 가져옴을 확인할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.289-292
• /
• 2008

본 논문에서는 OpenRISC 프로세서의 성능 및 전력 소모 개선을 위해 동적 분기예측 기법, 사원 집합연관 캐시 구조, ODC를 이용한 클럭 게이팅 기법을 제안한다. 동적 분기 예측 기법은 분기 명령에 대해 다음에 실행될 명령에 대한 예측 주소를 저장하는 BTB를 사용하였다. 사원 집합연관 캐시는 네 개의 메모리 블록을 한 개의 캐시 블록에 사상되는 구조로 되어있어 직접사상 캐시에 비해 접근 실패율이 낮다. ODC를 이용한 클럭게이팅 기법은 논리합성 개념인 무관조건의 입출력 ODC조건을 찾아 클럭 게이팅 로직을 삽입함으로써 동적 소비전력을 줄일 수 있다. 테스트 프로그램을 이용하여 제안한 기법들을 적용한 OpenRISC 프로세서의 성능을 측정한 결과, 기존 프로세서 대비실행시간이 8.9% 향상 되었고, 삼성 $0.18{\mu}m$ 라이브러리를 이용하여 동적 전력을 측정한 결과, 기존 프로세서 대비 소비전력을 13.9% 이상 감소하였다.