

논문 2005-42SP-1-13

DVS 기반 멀티미디어 프로세서의 전력절감율 분석

(Analysis of Power Saving Factor for a DVS Based Multimedia Processor)

김 병 일*, 장 태 규*

(Byoung-Il Kim and Tae-Gyu Chang)

요 약

본 논문에서는 멀티미디어 프로세서의 전력 소모를 효과적으로 줄이기 위한 DVS 기법을 제안하였다. 전력 절감율의 유효 범위는 멀티미디어 프로세서의 프레임 기반 연산량이 가우시안 분포로 가정하여 해석적으로 유도되었다. 이러한 해석식은 연산량의 평균과 표준편차에 관하여 표현된다. 제안한 DVS 기법의 전력 절감을 실험을 통해 확인하기 위하여 MPEG-2 비디오 디코더 알고리즘과 MPEG-2 AAC 인코더 알고리즘을 ARM9 프로세서에서 수행하였다. 다양한 MPEG-2 비디오 및 오디오 파일들을 이용한 실험 결과, 50~30% 정도의 전력 절감을 얻었고, 이는 해석적으로 유도된 결과와 거의 일치함을 확인하였다.

Abstract

This paper proposes a DVS method which effectively reduces the power consumption of multimedia signal processor. Analytic derivations of effective range of its power saving factor are obtained with the assumption of a Gaussian distribution for the frame-based computational burden of the multimedia processor. A closed form equation of the power saving factor is derived in terms of the mean-standard deviation of the distribution. An MPEG-2 video decoder algorithm and AAC encoder algorithm are tested on ARM9 RISC processor for the experimental verification of the power saving of the proposed DVS approach. The experimental results with diverse MPEG-2 video and audio files show 50~30% power saving factor and show good agreement with those of the analytically derived values.

Keywords : low power, voltage scaling, multimedia signal processing

I. 서 론

멀티미디어 시장의 급속한 발전과 모바일 응용기술의 발전은 멀티미디어 신호처리 분야에서 전력 소모 최소화를 요구하고 있다. DVS(Dynamic Voltage Scaling) 기법이나 DTFS(Dynamic Threshold Voltage Scaling) 기법은 유용한 전력 절감 기법들로 고려되어 멀티미디어 프로세서에 광범위하게 연구되고 있다^{[1][2][3]}.

최근의 많은 저전력 프로세서들은 운영체제의 스케줄링을 통한 DVS 기법에 기반한다^[4]. 그러나 이러한

프로세서들은 멀티미디어 데이터 처리과정 중 프레임 구간만큼 짧은 시간 동안에 최대로 최적화 시키지 못하였다. 본 논문에서는 연산부담의 미세한 변화를 고려하여 전압 주파수 값을 조절하는 DVS 기반의 저전력 멀티미디어 프로세서 구조를 제안하고, 이의 연산부담에 대한 통계적 특성에 따른 전력절감율의 유효 범위를 해석적으로 유도한다. 통계적 정보는 MPEG-2 비디오 디코더 알고리즘 및 AAC 인코더 알고리즘을 ARM 프로세서에 구현하여 얻었다. DVS 기반 저전력 프로세서의 전력절감율을 분석하는 실험을 수행하였고 이를 통하여 해석적 유도결과를 확인하였다.

II. 저전력 멀티미디어 프로세서의 구성

디지털 프로세서의 동적 전압 스위칭에 의한 전력 소

정회원, 중앙대학교 전자전기공학부
(School of Electrical and Electronics Engineering,
Chung-Ang University)
※ 본 논문은 정보통신부 산하 정보통신연구진흥원의
지원에 의해 수행한 연구내용임
접수일자: 2004년9월16일, 수정완료일: 2004년11월5일

모는 다음 식 (1)과 같이 나타낼 수 있다. 여기서 k 는 스위칭 활성화도, C 는 부하 커패시턴스, V 는 공급전압, f 는 동작주파수이다.

$$P_{dyn} = kC_L V^2 f \quad (1)$$

식 (1)에서 보인 것과 같이 전력소모는 공급 전압의 제곱에 비례하므로 전력 소모를 줄이기 위한 가장 효과적인 방법 중에 하나는 낮은 공급전압을 사용하는 것이다. 본 논문에서는 DVS 기반의 정적 전력소모 최적화 기법과 동적 전력소모 최적화 기법을 제안하였다. 각 기법은 멀티미디어 프레임단위의 연산요구량을 반영하여 전압 및 주파수 레벨을 조절하고 결정한다.

기존의 멀티미디어 프로세서에서는 그림 1(a)에 보인 것과 같이 프로세서 동작에 충분한 전압과 주파수를 공급 받아서 연산부하에 의한 처리시간을 제외한 프레임 별 idle시간이 가변적이다. 따라서 기존 프로세서의 평균 전력소모는 프레임에 따라 가변적이다. 정적 전력소모 최적화 기법은 그림 1(b)와 같이 최대의 연산부담을 요구하는 프레임내의 idle 시간이 최소가 되도록 하는 낮은 동작 주파수를 적용하여 전력절감율을 향상시킨다. 동적 전력 소모 최소화 기법은 그림 1(c)에 나타낸 바와 같이 모든 프레임에 존재하는 idle 시간을 최소화하도록 전압 및 주파수를 조절하여 최대 전력절감율을 얻는다.




그림 1. 전압 및 주파수 조절을 통한 전력소모 최소화 기법

Fig. 1. Power minimization techniques through voltage-frequency control in multimedia processing.

H/W, S/W 협력을 통한 DVS 기반 저전력 멀티미디어 프로세서 구조는 그림 2에 나타내었다. 전력 조절 칩은 하드웨어 측면에서 전압과 주파수를 조절하여 전력 절감을 이루한다. 전압 주파수 조절 알고리즘은 소프트웨어 측면에서 멀티미디어 알고리즘의 연산부담을 분석한 결과를 활용하여 소모전력을 낮추도록 한다.




그림 2. H/W, S/W 협력을 통한 DVS 기반 저전력 멀티미디어 프로세서 구조

Fig. 2. DVS based low power multimedia system architecture using H/W-S/W collaboration.

III. 저전력 멀티미디어 프로세서의 전력절감을 해석

전력절감율은 기존 프로세서의 소모전력에 대하여 DVS기반 프로세서의 소모전력의 비율로 정의한다. 식 (1)로부터 전력절감율은 다음 식(2)와 같이 나타낼 수 있다.

$$\eta = \frac{P_{opt}}{P_{fix}} = \frac{1}{frames} \sum_i^{frames} \frac{\hat{v}_i \hat{f}_i}{v_{fix}^2 f_{fix}} \quad (2)$$

P_{opt} 는 각 프레임에 적합한 최적의 전압-주파수를 사용할 때 얻어지는 평균 소비전력이며, P_{fix} 는 단일 전압-주파수만을 사용할 때 발생하는 평균 소비 전력이다. 전력절감율은 0에서 1의 범위를 가지며 0에 가까울수록 효율이 향상된다. 동작주파수의 설정은 전력절감율을 분석하는데 있어 중요한 요소이다. 기존 멀티미디어 프로세서는 멀티미디어 알고리즘이 요구하는 연산량에 의존하는 주파수로 동작하였다. 멀티미디어 응용의 설계에 있어서, 이에 채택되는 프로세서는 알고리즘이 각 프레임에서 요구하는 연산량을 만족시키기에 충분한 동작 속도를 제공한다. 멀티미디어 알고리즘은 매 프레임마다 여러 개의 기능블록을 수행하며, 각 기능블록에서 처리되는 연산량은 임의의 확률분포를 갖는다. 본 논문에서는 이러한 기능블록들을 포함하는 프레임별 연산량의 분포특성을 중심극한이론에 따라서 가우시안으로 가정하였다. 멀티미디어 프로세서의 동작주파수, 특히 저전력 소모를 위한 DVS 기반 프로세서에서의 최대 동작 주파수는 연산량의 통계적 특성을 반영하여 $\mu+3\sigma$ 에 해당하는 연산량을 처리할 수 있는 값으로 설정하는 것이 타당하다. 이는 가우시안 분포에서 전체의 약 99.97%로 대부분의 프레임을 처리할 수 있음을 의미한다.

DVS 기반 프로세서에서 무한 전압 주파수 레벨을 구현하기는 어렵지만 이론상으로 얻을 수 있는 최대의 전력절감율을 확인할 수 있다. DVS 기반 시스템의 동작주파수는 기존의 고정된 전압, 주파수만을 이용하는 시스템에서 프레임마다 존재하는 idle 시간을 활용할 수 있도록 기존 시스템의 높은 주파수에 비해 낮게 결정된다. 이러한 주파수 감소율, r 는 frame time, T 와 기존 시스템의 frame 처리시간, τ 의 의해 결정된다. 공급전압도 또한 같은 비율로 조절된다고 가정하면, 각 프레임 별 최적 전압 주파수는 각각 V_{fix}/r , f_{fix}/r 가 된다. 동작주파수가 감소한 만큼 프로세서의 수행시간이 더 길어지므로 프레임 구간 동안의 평균 전력은 비율, r 의 역의 제곱에 비례한다. 매 프레임당 연산량의 평균이 μ 이고 표준편차가 σ 로 알고리즘의 통계적인 특성이 가우시안 분포일 때, 미디어 리스소의 모든 프레임들의 전압, 주파수 감소 factor는 $\mu/(μ+3σ)$ 와 같다. 따라서 무한 전압 주파수 레벨을 적용한 DVS 기반 멀티미디어 프로세서의 전력 절감율은 다음 식 (3)과 같다.

$$\eta = \left(\frac{\mu}{\mu + 3\sigma} \right)^2 \quad (3)$$

식 (3)으로부터 멀티미디어 알고리즘이 갖는 연산부담의 표준편차가 클수록 전력절감율은 더욱 개선된다는 것을 확인할 수 있다.

이중 전압 주파수레벨 프로세서는 두 개의 전압레벨에 의해 많은 idle 시간을 남겨 가장 낮은 전력절감율을 갖는다. 이중 레벨 중 하나는 최대 연산 요구량을 요구하는 프레임에 맞춰진 전압 주파수 레벨이다. 다른 하나의 레벨은 멀티미디어 알고리즘이 요구하는 연산부담의 통계적 요소에 의해 결정될 수 있다. 두 레벨간 전압, 주파수의 비율에 의해, 전력절감율은 다음 식 (4)와 같이 나타낼 수 있다. 첫째 항은 작은 크기의 레벨을 사용할 때의 전력절감율을 나타내며, 여기서 $S(r)$ 은 전체 프레임의 수에 대해 그 레벨이 적용되는 프레임 수에 대한 비율이다. 두 번째 항은 큰 크기의 레벨을 사용할 때의 전력절감율을 나타낸다.

$$\eta(r) = r^2 \cdot S(r) + (1 - S(r)) \quad (4)$$

where, $r = \frac{f_{low}}{f_{fix}}$, $0 < r < 1$

최적의 주파수 비율, r 은 전력절감율을 최소로 하도록 결정하여야 한다. 연산량의 통계적 특성이 가우시안이라고 가정할 때, f_{fix} 는 무한 레벨의 경우와 마찬가지로 μ

$+3\sigma$ 까지 수용할 수 있도록 설정되며 $S(r)$ 은 다음 식 (5)과 같이 r 에 대한 일차식으로 근사화할 수 있다.

$$S(r) \approx \frac{1}{2} \left(1 + \frac{1}{\sqrt{2}} \left(\left(\frac{\mu}{\sigma} + 3 \right) r - \frac{u}{\sigma} \right) \right) \quad (5)$$

이를 식 (4)에 대입하면 알고리즘의 연산부담에 대한 가우시안 분포가 적용된 근사 모델의 전력절감율은 다음 식 (6)과 같이 정리된다.

$$\tilde{\eta}(r) = 1 + \frac{\sqrt{2}}{4} (r^2 - 1) \left(\left(\frac{\mu}{\sigma} + 3 \right) r - \frac{\mu}{\sigma} + \sqrt{2} \right) \quad (6)$$

(3)과 (6)으로부터 평균-표준편차 비율에 따른 이중레벨과 무한 레벨 프로세서의 전력절감율은 그림 3에 나타났다.




그림 3. 이중 레벨과 무한 레벨 프로세서의 전력절감율 비교

Fig. 3. Comparison of power saving efficiency of the infinite level case and the dual level case.

그림 3에 나타낸 것과 같이 두 경우의 전력절감율을 비교하는 DVS 기반 저전력 프로세서를 통해서 얻을 수 있는 전력절감율의 범위를 제공한다.

멀티미디어 알고리즘이 요구하는 연산부담의 통계적인 특성에 따라서 전력절감율이 크게 달라지는 것을 확인할 수 있으며, 특히 연산량의 평균에 비해 표준편차가 클수록 DVS 기반 저전력 프로세서에서 얻을 수 있는 전력 절감 이득은 더욱 향상될 수 있다.

IV. 시뮬레이션 결과 및 검토

본 논문에서는 DVS 기반 멀티미디어 프로세서로부터

얻은 전력절감율을 확인하기 위하여 시뮬레이션을 수행하였다. 대상프로세서의 복잡도는 멀티미디어 응용을 위해 널리 사용되는 상용의 프로세서 레벨에 맞추었다.

표 1. 무한 레벨 프로세서에서 MPEG-2 비디오 디코더 수행시 비디오 스트림별 연산부담과 전력절감율
Table 1. Computational burden and power saving performance of infinite level system in MPEG-2 video decoder.

Video stream	Mean (MIPS)	Std. dev. (MIPS)	Processor Max performance (MIPS)	Power saving factor (%)
Any Given Sunday	1079.2	255.8	1846.5	34.2
Brave Heart	967.7	187.3	1529.7	40.0
Coyote Ugly	953.7	297.7	1846.6	26.7
Hunt for Red Oct	982.9	283.8	1834.3	28.7
Mission Impossible	716.8	286.8	1577.0	20.7
Negotiator	1086.7	260.8	1869.2	33.8
Patriot Game	784.4	265.8	1581.8	24.6
River dance	971.8	271.0	1784.9	29.6
The Firm	1096.2	490.9	2568.8	18.2
Wild Wild West	1111.7	231.2	1805.3	37.9

연산량은 ARM9 RISC 프로세서 상에서 MPEG-2 비디오 디코더 알고리즘 및 AAC 인코더 알고리즘을 수행하여 얻었다. 시뮬레이션에서 사용된 비디오 스트림의 스크린 해상도는 720x480이며 이들의 평균 비트율은 약 750kbps이다. 10개의 비디오 스트림들의 연산량이 비디오 디코더 알고리즘에 의해 얻어졌고 이의 무한 레벨 프로세서에 대한 전력절감율은 표 1과 같다. 평균과 표 준편차 비율의 범위는 2.5~5.2 정도로 얻어졌으며, 이때의 평균 전력절감율은 약 30% 정도로 얻어졌다.

이중 레벨 프로세서의 전력절감율은 그림 4와 같이 식 (7), (8)로 부터 최적 주파수 비율을 구하는 시뮬레이션을 통해 얻어졌다. 평균 전력절감율은 약 50%정도로 무한 레벨의 경우보다 약 20%정도 절감율이 낮아짐을 확인하였다.

MPEG-2 비디오 디코더 알고리즘 수행과 같은 방법으로 MPEG-2 AAC 인코더 알고리즘을 무한 레벨 및 이중 레벨 프로세서에서 동작하였을 때의 전력절감율을 실험하였다. 시뮬레이션에 사용된 10개의 오디오 데이터는 모두 44.1kHz의 PCM이다.

Video Title	Freq. ratio	Power Saving Factor					Simulation Analysis
		20%	40%	60%	80%	100%	
Any Given Sunday	0.70 0.72						
Brave Heart	0.72 0.75						
Coyote Ugly	0.59 0.68						
Hunt for Red Oct	0.54 0.69						
Mission Impossible	0.46 0.65						
Negotiator	0.69 0.72						
Patriot Game	0.62 0.67						
River Dance	0.68 0.70						
The Firm	0.55 0.63						
Wild Wild West	0.67 0.74						

그림 4. 이중 레벨 프로세서에서 MPEG-2 비디오 디코더 수행시 비디오 스트림별 전력절감율

Fig. 4. Performance of dual level system in MPEG-2 video decoder.

무한 레벨 프로세서에서 얻어진 오디오 알고리즘의 전력절감율은 표 2와 같이 약 50%로 얻어졌으며, 이중 레벨 프로세서에서는 그림 5와 같이 약 70%정도 얻어져 무한 레벨의 경우에 비해 약 20%정도 낮아짐을 확인하였다.

표 2. 무한 레벨 프로세서에서 MPEG-2 AAC 인코더 수행시 오디오 데이터별 연산부담과 전력절감율

Table 2. Computational burden and power saving performance of infinite level system in MPEG-2 AAC encoder.

Audio data	Processor			Power saving factor (%)
	Mean (MIPS)	Std. dev. (MIPS)	Max performance (MIPS)	
ABBA	70.4	8.3	95.1	54.7
Andre Gagnon	69.6	6.4	88.8	61.4
Dixie Chicks	82.4	10.9	115.0	51.2
Garry Moore	79.5	11.4	113.8	48.8
Kenny G	70.0	6.7	90.1	60.3
Kenny Rogers	79.4	9.6	108.4	53.7
Mo better Blues	82.1	10.6	113.9	52.0
Nirvana	78.8	8.4	104.1	57.3
Radiohead	82.1	13.0	121.3	45.8
Sumi Jo	68.5	6.8	88.9	59.3

Music Title	Freq. ratio	Power Saving Factor			Simulation Analysis	
		20%	40%	60%	80%	100%
ABBA	0.65 0.82					
Andre Gagnon	0.71 0.85					
Kenny G	0.70 0.84					
Sumi Jo	0.69 0.84					
Kenny Rogers	0.64 0.81					
Dixie Chicks	0.62 0.80					
Garry Moore	0.60 0.79					
Mo better Blues	0.63 0.80					
Nirvana	0.68 0.83					
Radiohead	0.57 0.78					

그림 5. 이중 레벨 프로세서에서 MPEG-2 AAC 인코더도 수행시 오디오 데이터별 전력절감율

Fig. 5. Performance of dual level system in MPEG-2 AAC encoder.

시뮬레이션을 통하여 연산량의 표준편차가 큰 비디오 알고리즘이 오디오에 비해 DVS 기반 전력절감에 유리함을 확인하였으며 또한 해석식의 결과와 시뮬레이션의 결과가 거의 일치함을 확인하였다.

V. 결 론

본 논문은 멀티미디어 데이터의 프레임 별 연산 요구량의 변화에 특화된 DVS 기반 저전력 멀티미디어 프로세서를 제안하였다. DVS 기반 저전력 프로세서는 각 프레임의 idle 시간을 최소화 하도록 전압 주파수를 조절한다. 전력절감율에 대한 해석식은 프레임 데이터의 연산 요구량에 대한 평균과 표준편차를 통하여 유도하였다. 제안한 DVS 기법의 전력절감율을 확인하기 위하여 ARM9 RISC 프로세서에 MPEG-2 비디오 디코더 알고리즘을 수행하였다. 다양한 MPEG-2 비디오 스트리밍을 이용한 실험의 결과는 해석적으로 유도한 결과와 거의 일치함을 보였으며, 모바일 멀티미디어 응용을 위해 제안된 DVS 기법의 유용성을 확인하였다.

참 고 문 헌

- [1] Chandrakasan, A.P.; Sheng, S.; Brodersen, R.W, "Low-power CMOS digital design," IEEE Journal of Solid-State Circuits, Vol. 27, pp. 473-484, April 1992.
- [2] Chandrakasan, A.P.; Gutnik, V.; Xanthopoulos, T., "Data driven signal processing: an approach for energy efficient computing," International Symposium on Low Power Electronics and Design, pp. 347-352, Aug. 1996.
- [3] Nose, K.; Hirabayashi, M.; Kawaguchi, H.; Seongsoo Lee; Sakurai, T., "VTH-Hopping Scheme to Reduce Subthreshold Leakage for Low-Power Processors," IEEE Journal of Solid-State Circuits, Vol. 37 , pp. 413-419, Mar. 2002.
- [4] Seongsoo Lee; Sakurai, T., "Run-time Voltage Hopping for Low-power Real-time Systems," Proceedings of Design Automation Conference, pp. 806-809, June 2000.May 1997.

저자소개



김 병 일(정희원)
2001년 중앙대학교 전자전기
공학부 졸업(공학사),
2003년 동대학원 전자전기
공학부 졸업(공학석사),
2003년~현재 동대학원 박사과정.
<주관심분야: 디지털 신호처리,
이동통신>



장 태 규(정희원)
1979년 서울대학교 전기공학과
졸업(공학사),
1981년 한국과학기술원 전기 및
전자공학과 졸업
(공학석사),
1981년~1982년 현대엔지니어링(주)
1982년~1984년 현대전자산업(주),
1987년 Univ. of Florida 전기공학과 졸업
(공학박사),
1987년~1990년 Tennessee State University,
Assistant Professor,
1990년~현재 중앙대학교 전자전기공학부 교수.
<주관심분야: 신호처리, 이동통신, 멀티미디어>