Journal of the Institute of Electronics Engineers of Korea SP (대한전자공학회논문지SP)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Analysis of Power Saving Factor for a DVS Based Multimedia Processor

DVS 기반 멀티미디어 프로세서의 전력절감율 분석

  • Kim Byoung-Il (School of Electrical and Electronics Engineering, Chung-Ang University) ;
  • Chang Tae-Gyu (School of Electrical and Electronics Engineering, Chung-Ang University)
  • 김병일 (중앙대학교 전자전기공학부) ;
  • 장태규 (중앙대학교 전자전기공학부)
  • Published : 2005.01.01
Download PDF
⟨ Previous Next ⟩

Abstract

This paper proposes a DVS method which effectively reduces the power consumption of multimedia signal processor. Analytic derivations of effective range of its power saving factor are obtained with the assumption of a Gaussian distribution for the frame-based computational burden of the multimedia processor. A closed form equation of the power saving factor is derived in terms of the mean-standard deviation of the distribution. An MPEG-2 video decoder algorithm and AAC encoder algorithm are tested on ARM9 RISC processor for the experimental verification of the power saying of the proposed DVS approach. The experimental results with diverse MPEG-2 video and audio files show 50～30% power saving factor and show good agreement with those of the analytically derived values.

본 논문에서는 멀티미디어 프로세서의 전력 소모를 효과적으로 줄이기 위한 DVS 기법을 제안하였다. 전력 절감율의 유효 범위는 멀티미디어 프로세서의 프레임 기반 연산량이 가우시안 분포로 가정하여 해설적으로 유도되었다. 이러한 해석식은 연산량의 평균과 표준편파에 관하여 표현된다. 제안한 DVS 기법의 전력 절감을 실험을 통해 확인하기 위하여 MPEG-2 비디오 디코더 알고리즘과 MPEG-2 AAC 인코더 알고리즘을 ARM9 프로세서에서 수행하였다. 다양한 MPEG-2 비디오 및 오디오 파일들을 이용한 실험 결과, 50～30% 정도의 전력 절감을 얻었고, 이는 해석적으로 유도된 결과와 거의 일치함을 확인하였다.

Keywords

References

  1. A. D. Chandrakasan, et al, 'Low-power CMOS digital design,' IEEE J. Solid-State Circuits, vol. 27, no. 4, pp.473-483, Apr. 1992 https://doi.org/10.1109/4.126534
  2. Chandrakasan, A. P.; Gutnik, V.; Xanthopoulos, T, 'Data driven signal processing: an approach for energy efficient computing,' International Symposium on Low Power Electronics and Design, pp. 347-352, Aug. 1996 https://doi.org/10.1109/LPE.1996.547537
  3. Nose, K.; Hirabayashi, M.; Kawaguchi, H.; Seongsoo Lee; Sakurai, T., 'VTH-Hopping Scheme to Reduce Subthreshold Leakage for Low-Power Processors,' IEEE Journal of Solid-State Circuits, Vol. 37, pp. 413-419, Mar. 2002 https://doi.org/10.1109/4.987094
  4. Seongsoo Lee; Sakurai, T., 'Run-time Voltage Hopping for Low-power Real-time Systems,' Proceedings of Design Automation Conference, pp. 806-809, June 2000 https://doi.org/10.1109/DAC.2000.855424