• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.112-112
• /
• 2011

유기박막 트랜지스터(Organic Thin Film Transistor: OTFT)는 낮은 공정비용과 기존의 고체 실리콘 트랜지스터로서 실혐 할 수 없는 플렉시블 디스플레이, 스마트카드, 태양전지 등의 매우 넓은 활용범위로 각광받고 있는 연구 분야 중 하나이다. 본 연구에서는 열 증발 증착장비(Thermal Evaporator)를 이용하여 펜타센을 활성층으로 사용한 유기박막 트랜지스터를 제작하였다. Heavily doped된 N형 실리콘 기판을 메탄올, 에탄올, 불산 처리를 하여 세척을 한 후 PECVD를 이용하여 SiO2를 200 nm 증착하였다. 그 후 열 증발 증착 장비를 사용하여 펜타센을 활성층으로 사용하였고, 분말 형태의 펜타센의 질량을 15~60 mg으로 조절하여 활성층의 두께를 조절하였다. 펜타센 증착 후 100도에서 열처리를 하고, 그 후 Shadow Mask를 이용하여 전극을 150nm 증착하였다. 이때 전극은 Au, Al, Ni 세가지 종류를 사용하였다. 펜타센의 질량을 조절하여 증착한 활성층의 두께는 60 mg일 때 약 60 nm, 45 mg일 때 약 45 nm로 1:1의 비율로 올라가는 것을 확인 할 수 있었고, 펜타센의 두께가 30 nm일 때 특성이 가장 잘 나오는 것을 볼 수 있었다. 펜타센의 두께가 두꺼울수록 게이트에서 인가되는 전압의 필드가 제대로 걸리지 않아 특성이 나쁘게 나온 것으로 보인다. 또한 활성층을 30 nm로 고정하고 전극의 종류를 바꿔가며 전기적 특성(캐리어 이동도, 문턱전압, 전달특성 등)을 측정 했을 때 전극으로 Al보다는 Au와 Ni를 사용했을 때 전기적 특성이 더 우수하게 나오는 것을 볼 수 있었다. 메탈과 펜타센과의 일함수 차이에 따른 결과로 보여진다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.39 no.12
• /
• pp.1001-1007
• /
• 2002

In this paper we analyzed the effects of pentacene thickness and the location of source/drain contacts on the performance of pentacene TFT Above a certain thickness of pentacene thin film the pentacene grain was turned from the thin film phase into the bulk phase, resulting in degrading the crystallinity and then performance as well. For the top contact structure in which source/drain contacts are located above pentacene film, the contact resistance decreased comparing with the bottom contact structure. However, the leakage current in the off-state became large and then the related parameters such as on/off current ratio were deteriorated. We found that the thickness of around 300$\AA$-700$\AA$ was suitable, and that the bottom contact was more feasible for hig Performance pentacene OTFT.

• Proceedings of the IEEK Conference
• /
• 2000.06b
• /
• pp.44-47
• /
• 2000

본 연구는 α-Si:H TFT(Amorphous Silicon Thin Film Transistor)를 대체 할 펜타센을 활성층으로 사용하는 박막 트랜지스터를 제작에 관한 것이다. 유기 박막 트랜지스터는 유기발광소자와 함께 유연한 디스플레이에 응용된다. 펜타센 박막 트랜지스터의 제작은 채널 길이 25㎛, 70㎛, 소스, 드레인, 게이트 전극으로 Au을 lift off 공정으로 제작하였으며, 펜타센은 OMBD(Organic Molecular Beam Deposition)로 기판온도를 80℃로 유지하여 증착하였다. 제작된 소자로부터 트랜지스터 전류-전압 특성곡선을 측정하였고, 게이트에 의한 채널의 전도도가 조절됨을 확인하였다. 그리고, 전달특성곡선으로부터 문턱전압과 전계효과 이동도를 추출하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.2 s.344
• /
• pp.13-17
• /
• 2006

Pentacene channel for organic thin film transistor was deposited on the SiOC film by thermal evaporation. The growth of pentacene is related with the Diels-Alder reaction and the nucleophilic reaction by the thermal induction. The surface is an important factor to control the recursive Diels-Alder reaction for growing of pentacene on SiOC far The terminal C=C double bond of pentacene molecule was broken easily as a result of attack of the nucleophilic reagents on the surface of SiOC film. The nucleophilic reaction can be accelerated by increasing temperature on surface, and it maks pentacene to grow hardly on the SiOC film with a flow rate ratio of $O_2/(BTMSM+O_2)=0.5$ due to its inorganic property. The nucleophlic reaction mechanism is $SN_2(bimolecular nucleophilic substitution)$ type.

• Journal of the Korean Applied Science and Technology
• /
• v.25 no.3
• /
• pp.388-394
• /
• 2008

본 논문에서는 용액 공정을 이용한 고분자 절연층을 갖는 top-gate 구조의 펜타센 박막 트랜지스터(Thin Film Transistor, TFT)의 특성을 연구하였다. Top-gate 구조의 펜타센 TFT 제작에 앞서 유기 반도체인 펜타센의 결정성 성장을 돕기 위해서 가교된 PVP (cross-linked poly(4-vinylphenol))를 유리 기판 상에 스핀 코팅을 이용하여 형성한 후, 노광 공정을 통해 니켈/은 구조를 갖는 채널 길이 $10{\mu}m$의 소오스, 드레인 전극을 형성하였다. 그리고 열 증착을 이용하여 60 nm 두께의 펜타센 층을 성막하였고, 고분자 절연체로서 PVA(polyvinyl alchol) 또는 가교된 PVA를 용액공정인 스핀 코팅을 이용하여 형성한 후 열 증착으로 알루미늄 게이트 전극을 성막하였다. 이로써 제작된 소자들의 전기적 특성을 확인한 결과 가교된 PVA를 사용한 펜타센 TFT 보다 PVA를 게이트 절연체로 사용한 소자가 전기적 특성이 우수한 것으로 관찰되었다. 이는 PVA의 가교 공정에 의한 펜타센 박막의 성능 퇴화에 기인한 것으로 사료된다. 실험 결과 $0.9{\mu}m$ 두께의 PVA 게이트 절연막을 사용한 top-gate 구조의 펜타센 TFT의 전계 효과 이동도와 문턱전압, 그리고 전류 점멸비는 각각, 약 $3.9{\times}10^{-3}\;cm^2/Vs$, -11.5 V, $3{\times}10^5$으로써 본 연구에서 제안된 소자가 용액 공정형 top-gate 유기 TFT 소자로서 우수한 성능을 나타냄을 알 수 있었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.40 no.7
• /
• pp.494-498
• /
• 2003

In this paper, the plasma treatment on gate surface has been applied prior to deposition of pentacene and the effects on performance were investigated. The Plasma treatment produced the mobility of 0.05$\textrm{cm}^2$/V.sec which is 10 times larger than the non-treated. The resistance was also reduced from 400K$\Omega$ to 50K$\Omega$. In addition, the standard deviation of performance parameters variation was reduced with the plasma exposure time, which implies that plasma treatment makes the gate surface states be uniform across the whole wafer area. The performance parameters were increased with the exposure time up to 5min, after which they degraded again. Therefore, the optimal exposure time was found to be 5min.

• New Physics: Sae Mulli
• /
• v.68 no.11
• /
• pp.1192-1195
• /
• 2018

We studied the electrical properties of organic thin-film transistors (OTFTs) fabricated at different deposition rates by measuring the field-effect mobility and the threshold voltages. As the active layer, pentacene thin film with a thickness of 50 nm was deposited at a rate of $0.05{\AA}/s$ to $1.14{\AA}/s$. The thickness of the drain-source gold electrode was 50 nm. The mobility was $1.9{\times}10^{-1}cm^2/V{\cdot}s$ at a deposition rate of $0.05{\AA}/s$, the mobility increased to $5.2{\times}10^{-1}cm^2/V{\cdot}s$ when the deposition rate was increased to $0.4{\AA}/s$, and then the mobility decreased to $6.5{\times}10^{-1}cm^2/V{\cdot}s$ when the deposition rate decreased to $1.14{\AA}/s$. Thus, the mobility of pentacene OTFTs was observed to depend on the thermal deposition rate.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2008.08a
• /
• pp.81-81
• /
• 2008

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.6 s.348
• /
• pp.18-22
• /
• 2006

The inspection of surface properties under n-octadecyltrichlorosilane treated $SiO_2$ film was carried out by current-voltage characteristic and the scanning electron microscope. The voltage at zero current in low electric field is the lowest at 0.3 % OTS treated $SiO_2$ film with hybrid type. $SiO_2$ films changed from inorganic to hybrid or organic properties according to the increase of OTS content. OTS treated $SiO_2$ films with hybrid properties decreased the leakage currents, and the grain size of pentacene deposited sample was also the most small at the hybrid properties. The perpendicular generation of pentacene molecular was related with the surface of insulators. The surface with hybrid properties decreased the grain size, but that with inorganic or organic properties increased the grain size.

• Proceedings of the IEEK Conference
• /
• 2003.07b
• /
• pp.1081-1084
• /
• 2003

본 논문에서는 OPVD시스템을 이용하여 펜타센 박막을 형성하였고 소자제작을 통해 그 특성을 평가 하였다. OPVD시스템을 이용하여 제작된 OTFT의 이동도는 0.01㎠/V·sec로써 기존의 OMBD로 제작된 OTFT보다 약 10배 정도 향상된 값을 나타냈으며, SS는 2.5Ion/off ratio 는 10⁴, 누설전류는 100pA 였다. 이러한 OPVD시스템에 의한 방법은 대면적 성막이 가능할 뿐 만 아니라 형성된 박막의 결정도 또한 기존의 OMBD방법으로 형성된 박막보다 월등하였다.