• Proceedings of the Korea Multimedia Society Conference
• /
• 2012.05a
• /
• pp.4-5
• /
• 2012

원거리에서의 얼굴 식별은 낮은 영상 해상도를 비롯하여 블러와 잡음으로 인한 어려움이 크다. 더욱이 모바일 장치에서 실시간 처리를 하기 위하여 느린 수행속도와 제한된 메모리 등 모바일 계산환경을 필히 고려하여야 한다. 본 논문은 모바일 환경에서 주파수 영역의 정합 필터를 이용한 얼굴 식별 방법을 제안한다. 얼굴 식별은 선형(linear) 및 위상(phase-only) 필터, 순차적인 검증 단계를 이용하여 수행된다. 얼굴 후보 윈도우 영역은 선형 필터와 위상 필터를 수행하여 검출하고 순차적인 검증 단계는 피부색 테스트와 경계 마스크 필터링 테스트로 구성한다. 제안된 방법은 Android 플랫폼에서 Java을 이용하여 모바일 폰에서 개발하였다. 예비실험 결과는 모바일 환경에서 얼굴 식별이 실시간으로 성공적으로 수행될 수 있음을 보인다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.19 no.9
• /
• pp.1692-1701
• /
• 1994

Macromodeling technology is useful to simulate and analyze the performance of new elements and complicated circuits or systems without any changes in today's general simulator, PSPICE. In this paper, Phase Locked Loop(PLL) is designed using macromodeling technique. The PLL macromodel has two basic sub-macromodels of the phase detector and the voltage controlled oscillator(VCO). The PLL macromodel has two open terminals for inserting RC low pass filter. The PLL macromodel is simulated using simulation parameters of LM565CN manufactured in the National company. At a free-running frequency, 2500Hz, upper lock range and lower capture range was 437Hz, 563Hz, respectively. Also, experimental results and simulation results of LM565CN PLL show good agreement.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.51 no.7
• /
• pp.82-88
• /
• 2014

An available capacitance increasing phase-locked loop(PLL) with two voltage controlled oscillator gains has been proposed. In this paper, the available capacitance of loop filter is increased by using two positive/negative gains of voltage controlled oscillator (VCO). It results in 1/10 reduction in the size of loop filter capacitor. It has been designed with a 1.8V $0.18{\mu}m$ CMOS process. The simulation results show that the proposed PLL has the same phase noise characteristic and a locking time of conventional PLL.

• Proceedings of the KIEE Conference
• /
• 2003.07a
• /
• pp.564-566
• /
• 2003

전력 계통에서 안정한 전력을 공급하는 것은 매우 중요하다. 전력 계통의 오류는 전압 및 주파수를 감시함으로써 검출 가능하다. 본 논문에서는 디지털 위상 고정 루프를 이용한 전력 계통의 주파수 측정 장치를 제안하고 이를 구현한 결과를 제시하고자 한다. 제안한 주파수 측정 장치는 위상 고정 루프의 기본요소로 구성된다. 위상분별기는 배타적 논리연산을 통해 위상오차를 검출하고 위상의 앞섬 및 뒤짐의 검출이 가능하도록 설계하였으며, 전력 계통의 주파수 동특성을 고려해서 3차의 루프 필터를 설계하였다. DCO는 출력 주파수의 분해능을 고려하여 입력 신호를 정확하게 추정할 수 있도록 설계하였다. 제안한 주파수 측정 장치의 성능을 검증하기 위하여 모의실험을 통해 주파수 변동량의 측정 범위 및 정확도를 검토하였으며, FPGA와 CPU를 포함하는 하드웨어를 구현하였다. FPGA에는 Verilog HDL로 디지털 위상 고정 루프의 위상분별기와 DCO를 구현하였으며 루프필터는 소프트웨어로 구현하였다. 제안한 디지털 위상 고정 루프의 성능 검증을 위해 정밀한 함수 발생기의 출력을 인가한 후 출력 주파수를 측정한 결과 및 전력 계통에 대한 실험 결과를 제시하였다.

• The Journal of Korea Institute of Information, Electronics, and Communication Technology
• /
• v.15 no.2
• /
• pp.89-94
• /
• 2022

In this paper, a discrete-time loop filter(DLF) phase-locked loop with a Frequency Fluctuation Converting Circuit(FFCC) has been proposed. Discrete-time loop filter can improve spur characteristic by connecting the charge pump and voltage oscillator discretely unlike a conventional continuous-time loop filter. The proposed PLL is designed to operate stably by the internal negative feedback loop including the SSC acting as a negative feedback to the discrete-time loop filter of the external negative feedback loop. In addition, the phase noise is further improved by reducing the magnitude of the loop filter output voltage variation through the FFCC. Therefore, the magnitude of jitter has been reduced by 1/3 compared to the conventional structure. The proposed phase locked loop has been simulated with Hspice using the 1.8V 180nm CMOS process.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.31 no.1C
• /
• pp.65-73
• /
• 2006

The purpose of this study is to design and analyze the pre-modulation filter with the variable -3dB cutoff frequency and linear phase response for bandlimiting the allocation of radio frequency bandwidth in PCM/FM transmission system. For the implementation of this required filter, the digital FIR filter, DAC and variable 2nd order LPF have been constructed with the filter block which designed and analyzed by each stage in order to satisfy the attenuation characteristic requirement of the analog 7th order bessel filter. The paper also concerned the linear phase properties for the filter block. Especially we have carried out the linear phase simulation with real parts for variable 2nd order LPF and compared this simulation results with the one of the fixed bandwidth 2nd order bessel filter for validating the linear phase requirement.

• Proceedings of the IEEK Conference
• /
• 1999.11a
• /
• pp.344-347
• /
• 1999

본 논문에서는 이차원 위상-교정 디지털필터를 이용한 고화질 디지털 영상축소기에 관한 알고리듬과 하드웨어 구조를 제안한다. 제안된 축소기는 수직방향으로 1/32 line과 수평방향으로 1/64 pixel의 정밀도를 가진 비선형 위상 필터를 사용하여 고화질의 축소 화상을 제공한다. 최적화된 하드웨어 구조를 달성하기 위하여, 디지털필터는 shifter와 adder를 이용하여 구성한다. 마지막으로 시뮬레이션을 통해서 기존의 1/32scale[1]의 결과와 비교하여 제안된 방법의 우수성을 보인다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2016.05a
• /
• pp.154-156
• /
• 2016

In this paper, the proposed small size PLL works stable with the discrete loop filter which is controlled by voltage controlled oscillator's output signal. Sampling and a small size capacitor functioned negative feedback with switch does make it possible to integrate the PLL into a single chip. The proposed PLL is designed by 1.8V 0.18um CMOS process.

• Proceedings of the KIEE Conference
• /
• 2004.07c
• /
• pp.2061-2063
• /
• 2004

본 논문에서는 짧은 결합 길이를 갖는 평면형 초소형 발룬 및 평형 필터를 설계한다. 구조상 물리적인 접지를 사용하지 않기 때문에, 설계한 평형 필터의 잡음을 최소화할 수 있다. 설계한 발룬은 0.05dB의 크기 평형성과 $0.7^{\circ}$의 위상 평형성을 갖는다. 평형 필터의 측정 결과, 500MHz의 중심 주파수를 기준으로 10%의 대역폭을 가지며, 반사 손실 7dB, 삽입 손실 8dB의 특성을 보인다. 또한 통과 대역에서 크기 평형성이 0.2dB, 위상 평형성이 $1.2^{\circ}$ 의 평형성을 갖는다. 설계한 발룬과 평형 필터는 MMIC나 LTCC공정을 이용하여 구현가능하고, 그럴 경우 손실을 더 줄일 수 있고, 잡음 성능을 개선시킬 수 있다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.28 no.6C
• /
• pp.609-614
• /
• 2003

In this paper, a new filter structure to improve frequency response characteristics in CIC(Cascaded Integrator-Comb) decimation filters is proposed. Conventional filters improve passband characteristics, but they make worse aliasing band characteristics. In this paper, we propose a new filter which is called IFOP(Interpolated Fourth-Order Polynomials). By using this proposed filter, passband droop and aliasing band attenuation are simultaneously improved. Since proposed filter needs only one multiplication, computation is not much. And overall linear phase characteristics are maintained since the proposed filter is also linear phase. Finally, implementation cost of the proposed filter is compared with those of conventional filters.