

IFOP를 사용한 효과적인 DFDC 필터 설계

준회원 양 세 정*, 정회원 장 영 범**

Efficient DFDC Filter Design Using Interpolated Fourth-Order Polynomials

Se-Jung Yang* Associate Member, Young-Beom Jang** Regular Member

요 약

이 논문에서는 CIC(Cascaded Integrator-Comb) 데시메이션 필터의 주파수응답을 향상시키는 새로운 필터 구조를 제안한다. 기존의 방식은 CIC 필터의 통과대역 특성은 향상시키나, Aliasing 대역의 감쇠특성은 조금 나빠지는 단점을 갖고 있다. 그러나 이 논문에서는 통과대역의 특성은 기존의 방식보다 우수하며, 동시에 Aliasing 대역의 감쇠특성도 매우 향상시키는 IFOP(Interpolated Fourth-Order Polynomials) 필터를 제안한다. 제안된 필터는 4차의 필터이나 곱셈이 1개만 필요한 구조이므로 부가적인 연산량이 적으며, 또한 선형위상의 특성을 갖고 있으므로 CIC 필터의 선형위상 특성을 그대로 유지할 수 있다. 또한 기존의 주파수응답 향상 기법들과 제안된 필터의 구현 비용을 비교하였다.

Key Words : decimation filter; IFOP; filter structure.

ABSTRACT

In this paper, a new filter structure to improve frequency response characteristics in CIC(Cascaded Integrator-Comb) decimation filters is proposed. Conventional filters improve passband characteristics, but they make worse aliasing band characteristics. In this paper, we propose a new filter which is called IFOP(Interpolated Fourth-Order Polynomials). By using this proposed filter, passband droop and aliasing band attenuation are simultaneously improved. Since proposed filter needs only one multiplication, computation is not much. And overall linear phase characteristics are maintained since the proposed filter is also linear phase. Finally, implementation cost of the proposed filter is compared with those of conventional filters.

I. 서 론

이동 통신 단말기 시스템에서 중간주파수 처리 단의 디지털 신호처리 구조가 활발히 연구되고 있다. 이와 같은 수신 중간주파수 처리를 위한 디지털 신호처리 단을 DDC(Digital Down Converters) 또는 DFDC(Digital Frequency Down Converters)라고 부른다. 일반적으로 DFDC 입력신호의 표본화율은 매우 높는데 반하여 통과대역의 대역폭은 매우 좁기 때문에 데시메이션 인수가 매우 크다. 이와 같은 데시메이션 인수가 매우 큰 필터를 일반 필터를 사용

하여 설계하면 매우 높은 차수의 필터가 필요하므로 구현 측면에서 볼 때 전력소모와 구현면적이 문제가 된다. 따라서 요즘 상용화된 DFDC 칩들을 살펴보면 CIC(Cascaded Integrator-Comb) 필터, half band 필터, 그리고 PFIR(Programmable Finite Impulse Response) 필터의 3개의 단계로 나누어 데시메이션 필터를 설계하고 있다. 이와 같이 다단계로 필터를 설계하면 필터의 차수를 줄일 수 있을 뿐 아니라 구현면적도 감소시킬 수 있기 때문이다. 뒤 단계로 갈수록 필터 사양이 좋은 필터를 사용하므로 데시메이션 인수가 낮을 때는 뒤의 필터만을 사용하고 데시

* 이화여자대학교 정보통신학과(sejung_yang@hotmail.com), ** 상명대학교 컴퓨터정보통신공학부(ybjang@smuc.ac.kr)
 논문번호 : 020317-0724, 접수일자 : 2002년 7월 24일

메이션 인수가 높을 때는 앞단의 CIC 필터까지 모두 사용하게 된다. Harris Semiconductor사의 HSP50214의 DFDC 구조를 살펴보면, CIC 필터의 데시메이션 인수가 최대 32이며, half band 필터의 데시메이션 인수도 역시 최대 32이다. 또한 PFIR 필터의 데시메이션 인수는 최대 16을 사용하여 전체적으로 16384의 데시메이션 인수를 제공하고 있다. DFDC의 가장 중요한 성능중의 하나가 저전력 설계이다. 그런데 데시메이션 필터 뒤에는 항상 데시메이터가 붙으므로 스테이지 분리를 통한 데시메이터의 분산이 전력소모 감소를 달성할 수 있는 가장 좋은 방법으로 알려져 있다. 예를 들면 인수가 1024인 데시메이션 필터를 FIR로 설계할 때, 필터 1개를 사용하는 것보다 half band 필터를 10개 직렬로 연결하여 사용하는 것이 전체적인 필터 차수가 낮아서 전력 소모에도 도움이 되고 구현 면적도 작아진다. 이 경우 앞단으로 갈수록 half band 필터의 사양이 엄격하지 않아도 되므로 구현 차수를 더욱 낮게 할 수 있다. 그러나, 이와 같이 10단을 모두 half band 필터로 구현하는 것보다는 앞단의 몇 개는 CIC 필터로 설계하는 것이 더욱 전력소모를 줄일 수 있다. 이와 같은 CIC 필터는 통과대역의 특성이 좋지 않으므로 특성개선에 대하여 여러 가지의 연구결과가 발표되고 있다^{[2]-[4]}. [2][3]에서는 필터의 Sharpening 기술을 CIC 필터에 적용하여 3개의 CIC 필터의 조합으로 통과대역의 리플을 감소시키는 방법이 제시되었다. 이 방법은 통과대역의 리플이 감소되며 Aliasing 대역의 감쇠는 상당히 향상되나, 3개의 CIC 필터를 사용하므로 구현 하드웨어의 비용이 상당히 증가되는 단점이 있다. 즉, 전달함수가 $H_s(z) = H^2(z)[3 - 2H(z)]$ 로 표현되므로 CIC 필터 $H(z)$ 가 3개가 사용된다. [4]에서는 ISOP (Interpolated Second Order Polinomial)라는 2차 필터를 CIC 필터 뒤에 삽입하여 통과대역의 리플을 감소시킨다. 그러나 이 방법은 통과대역의 특성은 향상시키나 Aliasing 감쇠는 나빠지는 단점이 있다. 본 논문에서는 지금까지 제안된 CIC 필터의 통과대역 리플 감소방법들과 비교하여 통과대역의 리플을 감소시키고 동시에 Aliasing 대역의 감쇠도 향상시킬 수 있는 방법을 제안하고자 한다.

II. Interpolated Fourth-Order Polynomial을 사용한 CIC 필터의 특성개선

E. B. Hogenuer에 의하여 제안된 CIC 필터는 1) 곱셈기가 필요하지 않으며, 2)규칙적인 구조를 갖고 있으며, 3)처리속도의 변환이 가능하기 때문에 고속과 저전력을 요구하는 데시메이션의 첫 번째 스테이지에 적합하다[1]. 이러한 CIC 필터의 전달함수는 다음과 같다.

$$H(z) = \left\{ \frac{1}{MR} \frac{1-z^{-MR}}{1-z^{-1}} \right\}^L \quad (1)$$

위의 식에서 M 은 데시메이션 인수, L 은 필터의 차수, 그리고 R 은 differential 지연으로 정의한다. CIC 필터의 전달함수를 적분기와 빗 필터의 직렬연결로 분리시키면 그림 1(a)와 같으며, 각각의 적분기 필터와 빗 필터의 전달함수는 다음과 같다.

$$H_I(z) = \left\{ \frac{1}{MR} \frac{1}{1-z^{-1}} \right\}^L, \quad (2)$$

$$H_C(z^M) = \{1 - z^{-MR}\}^L$$

이 식에서 보듯이 빗 필터의 전달함수가 z^M 의 함수로 나타나므로 뒤에 붙는 M 의 데시메이터와 위치바꿈이 가능해진다. z^M 의 함수와 M 의 데시메이터의 위치를 바꿀 때, 바꾼 뒤의 필터는 z^R 의 함수가 된다. 따라서 그림 1(b)와 같이 적분기 필터는 빠른 주파수로 처리되고, 빗 필터는 상대적으로 느린 주파수로 처리되는 구조가 만들어진다. CIC 필터는 식 (1)에서 보듯이 파라미터가 3개 밖에 없으므로 CIC 필터만 사용하여 원하는 필터 특성을 만족시키기 어렵다. 요구되는 통과대역의 주파수 사양을 만족시키기 위하여 데시메이션 인수 M 과 differential 지연 R 을 조정하며, Aliasing 대역의 감쇠사양을 만족시키기 위하여 필터차수 L 을 조정하는 것이 전부이다. 원하는 데시메이션 필터의 인수는 초기에 결정




그림 1. CIC 필터의 효율적인 구현
(a) 적분기와 빗 필터로 분리,
(b) 빗 필터와 데시메이터의 위치바꿈

되므로 실제로 조정 파라미터는 L 과 R 밖에 없게 된다. 일반 필터에서는 저지대역의 감쇠특성을 논하지만, CIC 데시메이션 필터에서는 저지대역의 감쇠 특성 대신에 Aliasing 대역의 감쇠특성을 논하게 된다. Aliasing 대역은 CIC 필터 뒤에 사용되는 half band 필터의 수에 따라 정의된다. M 이 8이고 R 이 1인 CIC 필터의 Aliasing 대역은 다음과 같이 정의된다. 즉, half band 필터를 1개 사용하는 경우의 CIC 필터의 Aliasing 대역은 그림 2와 같이 4개의 대역이다. 식 (1)에서 L 을 증가시키면 Aliasing 대역의 감쇠는 향상되나 통과대역의 특성이 나빠진다. 따라서 일단 L 을 증가시켜 원하는 Aliasing 대역의 감쇠 특성을 확보한 후에, 여러 가지 통과대역 특성 향상 방법들을 사용하여 통과대역의 특성을 향상시키는

것이 일반적인 방법이다. 그림 2는 L 이 1일 때와 4일 때의 필터 특성을 보여주고 있다. 그림 2(b)에서 볼 수 있듯이, L 을 4로 증가시키면 Aliasing 대역의 감쇠특성이 10dB에서 41.32dB로 매우 향상됨을 볼 수 있다. 이 경우에 Aliasing 대역의 감쇠특성을 관찰하기 위하여 4개의 Aliasing 대역 중에서 첫 번째의 Aliasing 대역만을 관찰하면 된다. 이는 첫 번째 Aliasing 대역의 감쇠가 가장 작기 때문이다. 반면에 L 을 4로 증가시키면 통과대역의 특성이 급격히 저해되고 있음을 그림 2(a)의 통과대역에서 볼 수 있다. 우리는 이 논문에서 CIC 필터의 통과대역 특성을 향상시키면서 동시에 Aliasing 대역의 감쇠특성도 향상시킬 수 있는 방법을 제안하고자 한다. 그 방법으로서 다음과 같은 4차의 필터를 제안한다.




그림 2. CIC 필터의 주파수 응답($M=8$, $R=1$)
(a) Linear Scale (b) dB Scale

$$P(z) = \frac{1}{|h|} (1 - z^{-1} + pz^{-2} - z^{-3} + z^{-4}) \quad (3)$$

위의 필터는 I 에 의해서 보간되는 4차의 필터이므로 IFOP(Interpolated Fourth-Order Polynomials)라고 부르기로 한다. 제안된 필터는 4차의 FIR 필터이므로 5 탭의 필터계수를 갖는다. 그러나 5개의 필터계수 중에서 4개는 1이므로 구현 시에 곱셈의 비용이 들지 않는다. 또한 제안된 필터는 필터계수가 대칭이므로 선형위상의 특성을 갖게 된다. 따라서 CIC 필터의 선형위상 특성을 그대로 유지할 수 있으므로 통신용으로 널리 사용할 수 있는 구조이다. 이와 같은 IFOP가 통과대역의 특성과 Aliasing 대역의 감쇠 특성을 향상시키는 원리는 다음과 같다. 그림 2에서 보면 Aliasing 대역은 0에서 0.5의 주파수까지에서 4 곳이 있음을 볼 수 있다. 이 4 곳의 Aliasing 대역 중에서 가장 감쇠가 덜 되는 곳은 첫 번째 Aliasing 대역임을 볼 수 있다. 그림 3에서 보듯이 우리가 제안한 IFOP의 주파수특성은 이 첫 번째 대역에 해당하는 대역에서 Aliasing 대역의 감쇠를 향상시키는 역할을 하고 있음을 알 수 있다. 이와 더불어 통과대역의 특성은 향상시키고 있음을 볼 수 있다. IFOP에서 파라미터 p 는 먼저 통과대역의 특성을 최대로 향상시키도록 정해져야 한다. half band 필터의 수 m 에 따라 통과대역 f_c 는 다음과 같이 정의된다^[4].

$$f_c = \frac{1}{2^{m+1}M} \quad (4)$$

사용하는 half band의 수가 $m=1$ 이고 CIC 필터의 데시메이션 인수가 $M=8$ 인 경우에 통과대역은 $1/32$ 이





그림 3. IFOP 필터에 의한 CIC 필터 특성 개선 (M=8, L=4, R=1)
(a) Linear Scale (b) dB Scale

된다. [4]에서 제안된 다음의 식을 이용하여 최소의 통과대역 δ 값을 찾는 방법을 사용하였다.

$$|H(e^{j\omega})P(e^{j\omega}) - 1| < \delta, \text{ for } 0 \leq \frac{\omega}{2\pi} \leq f_c \quad (5)$$

위의 식에서 $H(e^{j\omega})$ 와 $P(e^{j\omega})$ 는 각각 CIC 필터와 제안된 IFOP의 주파수 응답들이고 f_c 는 통과대역 주파수이다. 식 (5)에서 최소의 통과대역 δ 값을 만족하는 $P(z)$ 를 설계하여야 한다. 따라서, 우리가 제안한 식 (3)의 $P(z)$ 에서의 필터계수 p 를 최적화시켜야 한다. 파라미터가 1개이므로 p 를 최적화하기 위하여 최적화 프로그램을 사용할 필요는 없으며, p 를 변화시키면서 식 (5)의 δ 값을 추적하면 쉽게 최적의 p 를 찾을 수 있다. 식 (3)에서 $1/p$ 는 DC 이




그림 4. (a) 제안한 CIC 필터와 IFOP의 구조 (b) 최종의 구조

득을 1로 만들기 위한 스케일링 값이다. 이와 같은 방법으로 통과대역의 특성을 최적화하였을 때, Aliasing 대역의 감쇠도 동시에 향상된다. CIC 필터에서 L 을 증가시켜 이미 Aliasing 대역 감쇠특성을 만족시켰지만 IFOP를 통하여 더욱 감쇠특성이 향상된다. 우리가 제안한 IFOP를 사용한 구조는 그림 4와 같다. 그림 4에서 IFOP의 I 와 데시메이션 인수 M 의 공약수가 있는 경우에는 IFOP와 데시메이터의 위치 바꿈이 가능하다.

III. 모의실험

다음의 예제를 통하여 최적의 IFOP의 필터계수를 구하고 그 주파수응답의 결과를 기존의 방법들과 비교해보기로 한다.

(예제)

총 데시메이션 인수가 16이고 CIC 필터 뒤에 half band 필터를 1개 사용하는 경우와 2개 사용하는 경우에서 최적의 IFOP 필터를 설계해 보기로 한다. 우선, half band 필터를 1개 사용하는 경우는 다음과 같다. CIC 필터의 데시메이션 인수는 $M=8$ 이고 half band 필터를 1개 사용하므로 $m=1$ 이므로 식 (4)에 이를 대입하면 통과대역의 주파수는 $f_c=1/32$ 이 된다. 이와 같은 CIC 필터의 통과대역 특성을 향상시키기 위하여 식(3)의 IFOP의 2개의 파라미터를 결정하여야 한다. 즉 Interpolation 인수 I 와 필터계수 p 이다. 먼저 I 를 결정하기 위하여 CIC 필터의 주파수 응답을 관찰하여야 한다. CIC 필터에서 통과대역은 $1/32(=0.03125)$ 이고 첫 번째 Aliasing 대역은 $3/32(=0.09375)$ 에서 $5/32(=0.25625)$ 까지이다. 따라서 IFOP 필터는 통과대역에서는 CIC 필터의 주파수 응답의 감소를 끌어 올려주는 역할을 해야하고, 첫 번째 Aliasing 대역에서는 감쇠를 더 시키도록 하는

표 1. CIC and GCF, CIC and ISOP, Sharpened CIC, CIC에서의 통과대역 리플과 Aliasing 대역 감쇠 비교 (M=8, L=4, 단위: dB)

M=8인 필터		$f_c=1/8M$		$f_c=1/4M$	
		통과대역 리플	Aliasing 대역 감쇠	통과대역 리플	Aliasing 대역 감쇠
제한된 IFOP 방식	L=4, R=1	0.0018	81.21	0.2907	46.68
	L=4, R=2	1.3352	70.59	3.9452	53.82
	L=6, R=1	0.0422	115.89	0.5042	73.95
	L=6, R=2	2.4325	105.9	5.2356	81.88
ISOP방식	L=4, R=1	0.0248	66.96	0.41	38.14
	L=4, R=2	0.26	67.70	4.53	42.25
	L=6, R=1	0.046	100.45	0.754	57.33
	L=6, R=2	0.535	100.94	8.78	65.36
원래의 CIC 필터	L=4, R=1	0.88	67.82	3.59	41.32
	L=4, R=2	3.64	70.58	15.54	53.36
	L=6, R=1	1.33	101.73	5.39	61.97
	L=6, R=2	5.45	105.86	23.45	80.04
Sharpened CIC 방식	L=2, R=1	0.062	58.40	0.84	32.33
	L=4, R=1	0.231	126.10	2.692	73.14

역할을 수행하여야 한다. 이렇게 하기 위하여 $I=4$ 를 선택하였다. 이제 필터계수 p 를 구해보기로 하자. 즉, p 는 0에서 1/32까지의 통과대역에서 식(5)의 리플이 최소가 되도록 결정되어야 한다. 이는 p 를 변화시키면서 전체의 주파수 응답을 관찰하면 쉽게 구할 수 있다. $L=4$ 이고 $R=1$ 일 때, 이렇게 구한 최적의 p 값은 -3.069이다. 그리고 표1에서 보여주듯이 이때의 통과대역 리플과 Aliasing 대역 감쇠는 각각 0.2907dB와 46.68dB이다. L 과 R 을 변화시키면서 다른 기존의 방법들과 비교하면 표1과 같다. 표 1에서 보듯이 기존의 ISOP 방식에 비하여 통과대역의 리플 특성이 향상되었음을 알 수 있다. 또한 ISOP 방식은 Aliasing 대역의 감쇠 특성이 CIC 필터의 그것보다 약간 나빠졌으나 제한된 IFOP는 오히려 Aliasing 대역의 감쇠 특성도 향상되었음을 알 수 있다. 이는 우리가 제안한 IFOP 필터가 첫 번째 Aliasing 대역의 감쇠 특성을 향상시키기 때문이다. half band 필터를 2개 사용하는 경우에는 $m=2$ 이므로 식 (4)에 이를 대입하면 통과대역의 주파수는 $f_c=1/64$ 이 되고 이것 역시 표1에서 기존의 방법들과 비교하여 보이고 있다. $R=2$ 가 되어 통과대역 droop이 매우 안 좋은 경우를 제외하면 $m=1$ 일 때와 같이 통과대역의 리플 특성과 Aliasing 대역의 감쇠 특성이 동시에 향상되었음을 알 수 있다. 이제 구현 하드웨어의 비용을 비교해 보기로 하자. 기본적으로

표 2. 하드웨어의 구현비용 비교 (M=8, L=4, R=1)

구분	곱셈	덧셈	지연기
CIC와 IFOP	1	12	12
CIC와 ISOP	1	10	10
Sharpened CIC	2	24	24
CIC 필터	-	8	8

M 이 8이고 L 이 4이며 R 이 1인 경우의 CIC 필터는 표 2와 같이 8개의 덧셈과 8개의 지연소자를 필요로 한다. 그리고 Sharpened CIC 방식은 CIC 필터를 3개 사용하고 곱셈이 2개가 추가로 필요하므로 총 2개의 곱셈, 24개의 덧셈, 그리고 24개의 지연소자가 표 2와 같이 필요하다. ISOP방식은 ISOP 필터를 구현하기 위하여 1개의 곱셈과 2개의 덧셈과 2개의 지연소자를 필요로 한다. 따라서 총 1개의 곱셈, 10개의 덧셈, 그리고 10개의 지연소자가 표 2와 같이 필요하다. 이와 비교하여 우리가 제안한 IFOP 방식은 기존의 CIC 필터에 IFOP 필터용으로 1개의 곱셈이 필요하여 덧셈과 지연소자가 각각 4개씩 필요하다. 따라서 총 1개의 곱셈, 12개의 덧셈, 그리고 12개의 지연소자를 필요로 한다. 그러나 반도체 구현 시에 덧셈과 지연소자의 구현비용은 곱셈에 비하여 매우

적으므로, 기존의 ISOP 방식과 제안된 IFOP 방식은 구현 비용이 대등하다고 할 수 있다.

IV. 결 론

이 논문에서 CIC 데시메이션 필터의 통과대역 특성과 Aliasing 대역 감쇠특성을 동시에 향상시키는 필터를 제안하였다. 기존의 ISOP 방식은 통과대역의 특성은 향상시키나 Aliasing 대역 감쇠특성은 조금 떨어뜨리는 단점을 갖고 있었다. 제안된 IFOP 방식은 통과대역의 특성도 ISOP 방식보다 더 향상시킬 수 있음을 보였다. 또한 구현 비용도 ISOP 방식과 마찬가지로 1개의 곱셈만을 필요로 한다. 따라서 제안된 IFOP 필터는 CIC 필터의 쓰임새가 늘어나는 디지털 IF의 DFDC의 응용에서 널리 사용될 수 있을 것이다.

참 고 문 헌

- [1] E. B. Hogenauer, "An economical class of digital filters for decimation and interpolation," *IEEE Trans. Acoust., Speech, Signal Processing*, vol. ASSP-29, pp. 155-162, April 1981.
- [2] A. Y. Kwentus, Z. Jiang, and A. N. Willson, Jr., "Application of filter sharpening to cascaded integer-comb decimation filters," *IEEE Trans. Signal Processing*, vol. 45, pp. 457-467, Feb. 1997.
- [3] J. Kaiser and R. Hamming, "Sharpening the response of a symmetric nonrecursive filter by multiple use of the same filter," *IEEE Trans. Acoust., Speech, Signal Processing*, vol. ASSP-25, pp. 415-422, Oct. 1977.
- [4] H. J. Oh, S. Kim, G. Choi, and Y. H. Lee, "On the use of interpolated second-order polynomials for efficient filter design in programmable downconversion," *IEEE Journal on selected areas in communications*, vol. 17, pp. 551 - 560, April 1999.
- [5] H. K. Yang and W. M. Snelgrove, "High speed polyphase CIC decimation filters," *IEEE International Symposium on Circuits and Systems, Volume 2*, pp. 229-232, 1996.
- [6] Y. Gao, L. Jia, and H. Tenhunen, "An improved architecture and implementation of cascaded

integrator-comb decimation filters," *IEEE International ASIC / SOC Conference*, pp. 391-395, 1999.

양 세 정(Se-Jung Yang)

준회원



2001년 2월 : 이화여자대학교
정보통신학과 졸업
2003년 2월 : 이화여자대학교
정보통신학과 석사
2003년 8월 : University of
Southern California 전자공학과
석사 입학 예정

<주관심분야> 통신신호처리

장 영 범(Young-Beom Jang)

정회원



1981년 2월 : 연세대학교 전기
공학과 졸업, 공학사
1990년 1월 : Polytechnic
University 전기공학과 졸업,
공학석사
1994년 1월 : Polytechnic
University 전기공학과 졸업,

공학박사

1981년~1999년 : 삼성전자 System LSI 사업부
수석연구원

2000년~2002년 : 이화여자대학교 정보통신학과
연구교수

2002년~현재 : 상명대학교 컴퓨터정보통신공학부
교수

<주관심분야> 통신신호처리, 음성/오디오 신호처리