• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 하계학술대회 논문집
• /
• pp.99-102
• /
• 2000

Via for achieving reliable fabrication of MCM-D substrate was formed on the photosensitive BCB layer. MCM-D substrate consists of photosensitive BCB(Benzocyclobutene) interlayer dielectric and copper conductors. In order to form the vias in photosensitive BCB layer, the process of BCB and plasme etch using $C_2$F$_{6}$ gas were evaluated. The thickness of BCB after soft bake was shrunk down to 60% of the original. AES analysis was done on two vias, one is etched in $C_2$F$_{6}$ gas and the other is non etched. On via etched in $C_2$F$_{6}$, native C was detected and the amount of native C was reduced after Ar sputter. On via non etched in $C_2$F$_{6}$, organic C was detected and amount of organic C was reduced a little after Ar sputter. As a result of AES, BCB residue was not removed by Ar sputter, so plasma etch is necessary for achieving reliable via.ble via.

• 한국산학기술학회논문지
• /
• 제13권10호
• /
• pp.4757-4761
• /
• 2012

알루미늄 기판 및 양극산화 공정을 사용하여 LED Chip on Board(COB) 패키지를 제작하였다. 선택적 양극산화 공정을 적용하여 알루미늄 기판 상에 알루미나를 형성하고 이를 COB 패키지 절연층으로 사용하였으며, 비아홀 내부가 충진된 구조의 Thermal Via를 구현하였다. 패키지 기판 종류에 따른 열저항 및 발광효율 변화를 파악하기 위해 알루미늄 기판과 알루미나 기판을 제작하고 이를 각각 비교 분석하였다. Thermal Via가 적용된 알루미늄 기판이 51%의 열저항 개선 및 14%의 발광효율 향상 특성을 보여주었다. 이러한 결과는 선택적 양극산화 공정 및 Thermal Via 구조적용으로 COB 패키지의 방열 특성이 향상되었음을 의미한다. 또한 동일한 전력 소모시 LED 칩 개수에 따른 COB 패키지의 열저항 및 발광효율 변화를 분석함으로써 다수 칩의 효율적인 배치가 열저항 및 발광효율을 증가시킬 수 있음을 확인하였다.

• 전자공학회논문지
• /
• 제50권2호
• /
• pp.91-97
• /
• 2013

높은 전류밀도를 갖는 AlGaN/GaN 전력소자는 소자 동작 시에 발생하는 자체발열 현상으로 인해 소자의 전류-전압특성이 저하된다. 특히 열전도도가 낮은 Si 기판을 사용할 경우 더욱 심각한 문제를 발생시킨다. 본 논문에서는 Si기판에 성장한 AlGaN/GaN-on-Si 웨이퍼를 사용하여 전력소자를 제작하였으며, 채널 폭과 Si기판의 두께에 따른 자체 발열 현상을 측정과 시뮬레이션을 통하여 분석하였다. 그리고 이를 기반으로 다채널을 갖는 대면적 전력소자 설계에서 최대전류를 얻기 위하여 열방출을 효과적으로 할 수 있는 구조를 제안하였다. 비아홀과 공통전극을 사용하고 Si 기판을 100 ${\mu}m$로 얇게 하였을 때 래핑을 하지 않은 소자 대비 약 75%의 온 상태 전류증가와 68% 이상의 채널온도 감소가 기대된다.

• 한국전자파학회논문지
• /
• 제28권1호
• /
• pp.80-83
• /
• 2017

본 논문에서는 휘어짐이 가능한 유연한 기판 위에 X-대역에서 동작하는 PIN 다이오드 기반 재구성 주파수 선택 표면구조 (RFSS)를 설계하였다. 제안된 구조는 윗면에 십자형 루프 패턴과 인덕턴스 성분의 스터브 사이에 위치한 PIN 다이오드의 전기적 제어를 통해 C-대역(OFF)과 X-대역(ON)에 대한 주파수 재구성이 가능하며, 그리드 형태의 전원 바이어스 회로와 비아홀구성을 통해 기생 결합을 최소화함으로써 단위구조와의 격리도를 확보하였다. 설계한 결과를 바탕으로 유연한 필름기판위에 제안한 RFSS 를 제작하고, 측정 실험을 통해 입사파의 편파와 입사각 그리고 단일 곡률을 갖는 곡면에 대한 안정적인 투과 특성을 확인하였다.

• 센서학회지
• /
• 제22권2호
• /
• pp.130-135
• /
• 2013

This study proposed a noble process to fabricate TSV (Through Silicon Via) structure which has lower cost, shorter production time, and more simple fabrication process than plating method. In order to produce the via holes, the Si wafer was etched by a DRIE (Deep Reactive Ion Etching) process. The via hole was $100{\mu}m$ in diameter and $400{\mu}m$ in depth. A dielectric layer of $SiO_2$ was formed by thermal oxidation on the front side wafer and via hole side wall. An adhesion layer of Ti and a seed layer of Au were deposited. Soldering process was applied to fill the via holes with solder paste and metal powder. When the solder paste was used as via hole metal line, sintering state and electrical properties were excellent. However, electrical connection was poor due to occurrence of many voids. In the case of metal powder, voids were reduced but sintering state and electrical properties were bad. We tried the via hole filling process by using mixing solder paste and metal powder. As a consequence, it was confirmed that mixing rate of solder paste (4) : metal powder (3) was excellent electrical characteristics.

• 대한기계학회논문집A
• /
• 제34권11호
• /
• pp.1765-1771
• /
• 2010

MEMS 소자의 공정에서 가공된 비아 홀 품질은 소자의 성능에 가장 중요한 요소의 하나이다. Nd:$YVO_4$ 레이저로 가공한 비아 홀에 대한 레이저 미세가공의 일반적인 특징을 설명하고 그것의 측정에 대한 효율적인 최적화 방법을 소개한다. 본 논문의 최적화 방법은 직교다항식, 분산분석과 반응표면최적화는 최적 레이저 공정변수를 결정하고 주요 영향을 이해하는데 사용된다. 유의한 레이저 공정변수를 확인하고 이의 비아 홀 품질에 관한 영향을 고찰하였다. 레이저 공정변수의 최적 수준을 가지는 확인 실험은 최적화 방법의 유효성을 설명하기 위해 수행하였다.

• 한국자기학회지
• /
• 제15권1호
• /
• pp.30-36
• /
• 2005

최근 20년 동안 스핀 스프레이 방법으로 제조된 페라이트 필름이 갖는 여러 가지 우수한 점들이 보고되어 왔다. 기존의 벌크 페라이트 재료와 달리 고주파 특성이 우수하며, $100^{\circ}C$ 이하에서 저온 공정이 가능한 점이 그것이다. 따라서 상기의 방법을 이용하여 micro DC-DC 컨버터용 Ni-Zn 페라이트 인턱터를 제조하였으며, 기판재료는 폴리이미드를 사용하였고, 라미네이션과 비아홀 가공, 도금 공정을 이용하여 임베디드 형태를 완성하였다. 또한 Ni-Zn ferrite는 절연체이므로 다른 절연층을 형성하지 않았다. 제조된 Ni-Zn ferrite 는 약 0.61 T의 포화자화, 약 110의 실수 투자율을 보였고, 인덕터의 특성은 스파이럴 16턴 디자인의 경우 5 MHz에서 1.52 H에 Q-factor 24.3, 정격전류 863 mA였다.

• 전기전자학회논문지
• /
• 제22권1호
• /
• pp.127-135
• /
• 2018

본 논문에서는 MNR(Mu-negative) Metamaterial 단일 셀을 사용하여 700 MHz UHD 방송 대역과 2.45 GHz/5 GHz WiFi 대역에서 동작하는 삼중대역 폴디드 모노폴 안테나 설계에 관하여 연구하였다. MNG metamaterial 단일셀이 MZR(Mu zero resonator)에서 동작하도록 안테나 기판 뒷면에 커패시터를 형성하고, 스트립선로와 비아홀을 통해서 접지면과 연결하여 구현하였다. 이를 통해서 700 MHz대역에서 영차모드에서 공진하도록 공진점을 제어할 수 있고, 대역폭을 개선할 수 있다. 최종적으로 700 MHz UHD방송 대역과 2.45 GHz/5 GHz WiFi 대역에서 동작하는 안테나를 구현하였다. 설계 제작한 안테나의 크기는 $100{\times}100mm^2$이고, 실험 결과 첫 번째 공진점에서 10 dB 대역폭과 이득은 각각 309 MHz(41.2%), 5.298 dB이며, 두 번째 공진점에서 10 dB 대역폭과 이득은 각각 821.9 MHz(33.5%), 2.7840 dB이며, 세번째 공진점에서 10 dB 대역폭과 이득은 각각 1.1314 GHz(20.6%), 2.9484 dB의 결과를 확인하였다. 안테나의 공진주파수는 이론과 실험이 일치함을 확인하였다. 그리고 방사패턴은 대체적으로 전방향 특성을 가지고 있으며, 0.75 GHz와 2.45 GHz에서는 측면보다 전방향과 후방향으로 방사특성이 양호하며, 5.5 GHz에서는 다중로브를 갖는 방사패턴 특성을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제18권4호
• /
• pp.49-53
• /
• 2011

TSV(through-silicon-via)를 이용한 3차원 Si 칩 패키징 공정 중 전기 도금을 이용한 비아 홀 내 Cu 고속 충전과 범핑 공정 단순화에 관하여 연구하였다. DRIE(deep reactive ion etching)법을 이용하여 TSV를 제조하였으며, 비아홀 내벽에 $SiO_2$, Ti 및 Au 기능 박막층을 형성하였다. 전도성 금속 충전에서는 비아 홀 내 Cu 충전율을 향상시키기 위하여 PPR(periodic-pulse-reverse) 전류 파형을 인가하였으며, 범프 형성 공정에서는 리소그라피(lithography) 공정을 사용하지 않는 non-PR 범핑법으로 Sn-3.5Ag 범프를 형성하였다. 전기 도금 후, 충전된 비아의 단면 및 범프의 외형을 FESEM(field emission scanning electron microscopy)으로 관찰하였다. 그 결과, Cu 충전에서는 -9.66 $mA/cm^2$의 전류밀도에서 60분간의 도금으로 비아 입구의 도금층 과성장에 의한 결함이 발생하였고, -7.71 $mA/cm^2$에서는 비아의 중간 부분에서의 도금층 과성장에 의한 결함이 발생하였다. 또한 결함이 생성된 Cu 충전물 위에 전기 도금을 이용하여 범프를 형성한 결과, 범프의 모양이 불규칙하고, 균일도가 감소함을 나타내었다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2012년도 추계총회 및 학술대회 논문집
• /
• pp.123-123
• /
• 2012

최근 연구되고 있는 TSV(Through Silicon Via) 기술은 Si 웨이퍼 상에 직접 전기적 연결 통로인 관통홀을 형성하는 방법으로 칩간 연결거리를 최소화 할 수 있으며, 부피의 감소, 연결부 단축에 따른 빠른 신호 전달을 가능하게 한다. 이러한 TSV 기술은 최근의 초경량화와 고집적화로 대표되는 전자제품의 요구를 만족시킬 수 있는 차세대 실장법으로 기대를 모으고 있다. 한편, 납땜 재료의 주 원료인 주석은 주로 반도체 소자의 제조, 반도체 칩과 기판의 접합 및 플립 칩 (Flip Chip) 제조시의 범프 형성 등 반도체용 배선재료에 널리 사용되고 있다. 최근에는 납의 유해성 때문에 대부분의 전자제품은 무연솔더를 이용하여 제조되고 있지만, 주석을 이용한 반도체 소자가 고밀도화, 고 용량화 및 미세피치(Fine Pitch)화 되고 있기 때문에, 반도체 칩의 근방에 배치된 주석으로부터 많은 알파 방사선이 방출되어 메모리 셀의 정보를 유실시키는 소프트 에러 (Soft Error)가 발생되는 위험이 많아지고 있다. 이로 인해, 반도체 소자 및 납땜 재료의 주 원료인 주석의 고순도화가 요구되고 있으며, 특히 알파 방사선의 방출이 낮은 로우알파솔더 (Low Alpha Solder)가 요구되고 있다. 이에 따라 본 연구는 4인치 실리콘 웨이퍼상에 직경 $60{\mu}m$, 깊이 $120{\mu}m$의 비아홀을 형성하고, 비아 홀 내에 기능 박막증착 및 전해도금을 이용하여 전도성 물질인 Cu를 충전한 후 직경 $80{\mu}m$의 로우알파 Sn-1.0Ag-0.5Cu 솔더를 접합 한 후, 접합부 신뢰성 평가를 수행을 위해 고속 전단시험을 실시하였다. 비아 홀 내 미세구조와 범프의 형상 및 전단시험 후 파괴모드의 분석은 FE-SEM (Field Emission Scanning Electron Microscope)을 이용하여 관찰하였다. 연구 결과 비아의 입구 막힘이나 보이드(Void)와 같은 결함 없이 Cu를 충전하였으며, 고속전단의 경우는 전단 속도가 증가할수록 취성파괴가 증가하는 경향을 보였다. 본 연구를 통하여 전해도금을 이용한 비아 홀 내 Cu의 고속 충전 및 로우알파 솔더 볼의 범프 형성이 가능하였으며, 이로 인한 전자제품의 소프트에러의 감소가 기대된다.